实时信号处理系统设计..docVIP

课程名称： 实时信号处理系统设计 论文名称： 基于DSP+FPGA的实时视频信号处理设计 专业： 电子信息工程 年级： 大四 学号： 班级： 姓名： 摘要： 实时视频信号处理的实时性和跟踪算法的复杂性是一对矛盾, 为此采用DSP+ FPGA 的架构设计,同时满足实时性和复杂性的要求, 提高了系统的整体性能。DSP 作为主处理器, 利用其高速的运算能力, 快速有效地处理复杂的跟踪算法; FPGA 作为协处理器, 完成视频图像的接收、存储、预处理, 使设计具有更大的灵活性。系统采用了形心跟踪和相关跟踪两种算法。实验证明, 该系统可以稳定地实时跟踪运动目标。 引言： 实时视频信号处理技术的应用领域十分广泛, 民用领域如机器人视觉、资源探测、天气预报和各种医学图像分析, 军用领域如导弹的精确制导、战场的动态分析等, 都利用了实时视频信号处理技术，这些应用对实时性和识别跟踪精度等都有较高的要求, 因此如何处理实时性和复杂的识别跟踪算法这对矛盾, 是进一步提高系统性能的关键。 本文设计并实现了一种基于DSP+ FPGA的实时数字视频信号处理系统。DSP 作为主处理器, 处理复杂的跟踪算法; FPGA 作为协处理 器, 接收来自COMS 相机的数字视频信号, 控制视频数据缓存SDRAM 并进行图像预处理。整个系统具有很强的处理能力, 很好地解决了实时性和复杂的跟踪算法间的矛盾, 与单独使用DSP 或者FPGA 的系统相比较, 系统性能得到了很大的提高。 三、系统总体设计： 采用FPGA+ DSP 的系统结构, 具有处理效率高、开发周期短、支持更高计算处理能力的优点, 是开发难度和系统成本的折衷。图1 为系统的总体框图。 图1 系统的总体框图 系统的主处理器选用TI 公司高性能的定点DSP T MS320C6416。T MS320C6416是TI 公司推出的高速定点DSP, 时钟频率最高可达1 GHz,其最主要的特点是采用了先进的甚长指令结构( VLIW) , 每个时钟周期可以执行8 条指令, 所有指令都可以条件执行, 完成1 024 点定点FFT 的时间只需10 微妙, 比传统DSP 快1~ 2 个数量级,其高速处理能力优势明显 。 FPGA 选用Xilinx 公司的XC3S200AN。XC3S200AN 是Xilinx 公司Spartan3AN 系列的FPGA, 具有200k 的系统门, 288 kB 的block RAM , 16 个专用乘法器, 4 个DCM, 最大可达195 个用户I/ O 引脚, 高达4 MB 的集成式Flash存储器, 可用于器件配置及系统资源, 省了宝贵的板上空间, 降低了成本。 系统的工作过程是: 图像接收模块接收从CMOS 相机传来的数字图像数据并将其存储到SDRAM( 由SDRAM 控制器控制对SDRAM 的读写) 然后FPGA 读取SDRAM 中的图像数据进行如中值滤波等预处理的工作, 并将结果再次存入SDRAM。此时, FPGA 的图像接收、SDRAM 控制器控制读写、图像预处理算法等均完成。随后, DSP 读取SDRAM 中预处理后的数据进行目标跟踪, 得出目标的位置和大小等, 并将结果通过RS232 串口传给下级系统。 2.1 图像接收模块 该模块的主要功能是接收CMOS 相机输出的数字图像信号, 包括同步信号和数据信号, 并将这些数字图像信号暂存到输入FIFO 中。FIFO接收来自相机的图像数据并进行缓冲, 产生符合SDRAM 控制器位宽的数据信号。FIFO 半满时发出半满信号, 通知SDRAM 控制器读取数字图像数据到SDRAM。图像接收和存储可以同步进行, 便于实现实时跟踪。 2.2 SDRAM控制器模块 由于图像数据流的数据量大、实时性要求高,所以需要高速大容量的存储器作为图像数据缓存。SDRAM 具有容量大、价格低廉等优点, 成为图像处理中常用的数据存储器。但是, SDRAM控制较复杂, 需要处理预充、刷新、换行等操作, 因此有必要设计SDRAM 控制器来完成与SDRAM的接口。在以SDRAM 为缓存的系统中, 使用可编程器件对其进行控制具有很强的灵活性 。本设计采用MICRON 公MT48LC16M16A2,它是单片容量为256 MB 的SDRAM。图2 是SDRAM 控制器的功能框图。主要模块的主要功能为： ( 1) 模式配置模块: 配置SDRAM 的模式寄存器。 ( 2) 刷新模块: 为SDRAM 提供刷新控制以保持内部数据。 ( 3) 主状态机: 对各种命令进行译码, 仲裁、控制状态转移。直接控制SDRAM, 将用户产生的地址命令进行解析, 产生读、写、刷新等一系列操作。对S