3.3 高速存储器-吴学涯.pptx

3.3 高速存储器高速CPU与主存储器在速度上不匹配，且一个CPU周期中可能要用到几个存储器字，这成为限制高速计算的主要问题可采取一些特殊措施，加速CPU和存储器之间的有效传输⑴主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长⑵采用并行操作的双端口存储器⑶在CPU和存储器间插入一个高速缓冲存储器（Cache），以缩短读出时间⑷在每个存储器周期中存取几个字3.3.1 双端口存储器主存储器是信息交换的中心一方面CPU频繁地与主存交换信息另一方面外设也较频繁地与主存交换信息常规存储器是单端口存储器每次只接收一个地址，访问一个存储单元，从中读取或写入一个字节或字影响存储器的整体工作速度为此，在某些系统中采用了双端口存储器双端口存储器具有两个彼此独立的读写口每个读写口都有一套地址寄存器和 译码电路，可并行独立工作两个读写口可按各自接收的地址同 时读出或写入，或一个写一个读与两个独立的存储器不同两个读写口的访存空间相同，可访问同一个存储单元通常使双端口存储器的一个读写口面向CPU，另一个读写口面向外设或输入输出处理机双端口存储器是一种高速工作的存储器由于具有两组相互独立的读写控制线路，可以对存储器中任何位置上的数据进行并行、独立的存取操作读写冲突处理如两个端口同时访问同一个存储单元，便发生读写冲突可设置一个“忙”标志发生读写冲突时，片上判断逻辑决定哪个端口优先进行读写操作，对