半导体实验思考题.docVIP

西安理工大学半导体物理思考题 第一上传是因为这个我帮女友完成的第一个项目，第二我知道学弟学妹们需要 实验一 1.腐蚀时间过长或过短反射光圈会出现什么情况？ 时间过长，光圈变大变亮。 2.解理法得到的特征光图中反射光斑对应什么晶面,（111）,（110）,（100）晶面的三个特征光图之间的相互方位如何？ 解理法 将待测晶锭的一端先磨成锥形，在盛有 80＃金刚沙的研钵中研磨，使锥形对面上解理出微小的解理面。这些解理面都是按特定的晶向解理出来，因而包含着结晶学构造中 的各种方向特征。在图1.3 所示的单晶硅一类的金刚石结构中，其一级理解面为{111}，这使因为此晶面族之间原子间距最大，键合最小， 最容易在外力作用下发生解理。从图 1.3 可以看出，[110]是一跟二次轴，其周围有两个对称的理解面（111）和（111）,如果 [110]晶轴与激光束平行，则从（111）、(!! 1)解理面上反射得到的特征光图呈二次轴对称。而[100]是一根四次轴，其周围有四个解理面，（111）、（111）、（11 1），因而特征光图具有四次轴对称性。由于研磨不能保证全部得到由理想的解理面组成的由规则小坑，而往往是杂乱无章的，因此反射出来的特征光图就显的比较暗淡，降低了定向精度。 在硅单晶定向中主要采用腐蚀法。两种不同的预处理工艺所产生的特征光图的区别是：（1）由于小坑内暴露出来的晶面不同，反射光束的方位和角度也不用；（2 ）解理法产生的光图，其光斑呈点庄，这是因为其反射面为镜状解理面，这是由于腐蚀坑的侧面和底面的相交处的边缘呈圆钝状。 实验二 1.位错和层错是怎样形成的?他们对器件有何影响？ 层错：硅单晶沿[111]方向生长，原子排列次序一定是 AA’BB’CC’…,但是由于某种原因，原子排列不按正常次序生长AA’BC’AA’BB’CC’…,这样原子层产生了错排。 产生的原因：固液交界面掉有固体颗粒或热应力较大，过冷度较大等都可能造成层错面缺陷的产生，当衬底表面有机械损伤、杂质、局部氧化物、高位错密度等都有可能引起层错的产生。 层错常常发生在外延生长的硅单晶体上，当硅单晶片经过900~1200℃热氧化过程后，经常可发现表面出现层错。这些由氧化过程引起的层错，称之为OISF。 因为每个层错都结合着部分位错，所以层错对硅单晶片的电性质影响与位错相似。 对电子器件的影响 1）增加漏电流 2）降低栅氧化层质量 3）造成击穿 在材料科学中，指晶体材料的一种内部微观缺陷，即原子的局部不规则排列（晶体学缺陷）。从几何角度看，位错属于一种线缺陷，可视为晶体中已滑移部分与未滑移部分的分界线，其存在对材料的物理性能，尤其是力学性能，具有极大的影响。 半导体晶体中的线缺陷主要是位错。晶体生长过程中由于热应力(或其他外力)作用，使晶体中某一部分(沿滑移面)发生滑移，已滑移区与未滑移区的分界线叫位错线，简称为位错。 位错的一般特性：(1)位错虽被视为线缺陷，但并非几何学意义上的线，而是有一定宽度的管道。(2)位错管道内及其附近形成一个应力场。位错管道内原子的平均能量比其他区域大得多，故位错不是平衡缺陷。(3)位错在晶体中可形成一封闭环形，或终止于晶体表面，或终止于晶粒间界上，但不能终止于晶体内部。 2.在单晶样品的腐蚀显示中往往发现有位错的区域就不存在微缺陷;而在微缺陷存在的区域里就没有位错，如何解释这种现象？ （1）没有位错的硅单晶片表面经择优化学腐蚀后，在横断面可能可以看出旋涡状的浅底缺陷的平衡浓度与温度有关，温度越低，其平衡浓度越低，从而使快速冷却后的晶体晶格中将出现本征点缺陷的过饱和 （2），由于杂质浓度随温度的固浓度不同，导致化学杂志过饱和，硅单晶中尤为错的区域不存在为缺陷，只是由于位错可以作为可迁移过剩点缺陷的陷 实验三 1．能否用四探针法测量n／n+外延片及p／p+外延片外延层的电阻率? 答：不能用四探针法测量同型外延片。 2．能否用四探针法测量n／p外延片外延层的电阻率？ 答：能用四探针法测量异型外延片。同型外延指：在P型材料上外延一层P型材料，或在N型材料上外延一层N型材料。 这样外延层与衬底之间没有“隔绝的界限（空间电荷区不明显）”，这里不是“测试厚度”的问题。 番外题。。。为什么测量单晶样品电阻率时测试平面要求为毛面，而测试扩散片扩散层薄层电阻时测试面可为镜面? 答：毛面较能保证金属探针与样品接触良好，所以测量单晶样品电阻率时测试平面要求为毛面。...测试扩散片扩散层薄层电阻时测试面可为镜面...其实当扩散片的测试面也为毛面时，对测量更好，但做扩散前已经将表面抛光成了镜面，并且扩散之后的扩散层的厚度较小，故不适合再研磨或吹沙，所以只能测镜面。为了能使测量更准，就对探针的压力和