LC-3设计要点.docVIP

计算机系统概论 LC-3 模型机 CPU设计若干要点 一、主要相关教材 ㈠ 计算机系统概论--相关的重点章节 计算机系统概论Introduction to Computing Systems 中/英文书籍，影印版下载网页： /fhtml /ad.aspx?url=%BC%C6%CB%E3%BB%FA%CF%B5%CD%B3%B8%C5%C2%DB ⑴ 第3章 3.7 LC-3计算机数据通路 P55 影印电子版查找 +27，下同 ⑵ 第4章 冯·诺伊曼模型 P65 ⑶ 第5章 LC-3结构 P77 (其中LC-3指令集 P78) 附录 A LC-3指令结构 P339 包括各指令的结构、功能、微操作、中断隐操作等, 是设计的最基本的依据。 附录 C LC-3 微结构 P367 包括结构与控制图、时序状态机图、中断与异常控制等。 其简化 见 LC-3结构状态图简化与修改.doc ⑷ 第7章 汇编语言 P120 ⑸ 第8章 输入输出 8.5中断驱动I/O P140 ⑹ 第10章 栈 P166 10.2中断驱动I/O(2) P171 ㈡ 教材：计算机组成原理 (唐朔飞 新版) 二、具体设计要求、环境、提示 ※ 选择类： ㈠、基本要求：LC-3指令集中除去TRAP、非法指令none(Opcode=1101)、RTI及其外部中断请求响应。推荐冯·诺伊曼型 ㈡、通常要求：LC-3指令集。外中断请求IRQ（↑/↓沿触发）一个（因教学时间所限简化掉优先级）, 非法指令按外中断方式处理，但非法指令优先于外中断请求。压/弹栈内容包括程序计数器和程序状态寄存器。推荐冯·诺伊曼型。 ㈢、哈佛流水线：LC-3指令集，3-5级。 哈佛流水线系指有程序存贮器（或Progrma cache）和数据存贮器（或data_cache）,但无外部主存及其保持一致控制逻辑（如空间映射表、DMA双向传送逻辑逻辑等）。这样做原因是：一是能达到熟悉掌握流水线的基本原理与实践相结合的要求。二是因为实验教学时间所限（30-40学时），要做完整的流水线学生额外负担过重。三是现用的实验平台上FPGA内部存贮器容量较小（能满足实验程序）。 ※ 控制与方式： ㈠、单倍频（CPU工作时钟 = 外输入时钟即不分频，并行流水设计可按需倍频）。 ㈡、组合控制 或 微程序控制 或 参数化（QuartusII-parameter）微程序控制 ㈢、变周期：时序周期集中设计或时序周期分散的类状态迁移或状态机时序。 ㈣、行为描述或图形方式或两者结合（均包括调库），CPU Core 设计可单层或多层次。 ㈤、外部输入输出，推荐地址与数据非复用、数据双向（inout） 见 五、㈡ ※ 使用系统与平台 ㈠、EDA系统：QuartusII 6.0为主 或以上版本，推荐自身集成仿真器，直观方便，设计仿真平台下载可一气呵成，注意：从QuartusII 10.0起仅有第三方的仿真器—ModelSim。安装使用见QuartusII文件夹。 ㈡、FPGA实验平台 1）用作CPU的FPGA型号为Cyclone-EP1C12Q249C8。 ⑴ 其顶层描述文件为ep1c12.v，其调用用户设计的CPU Core进行下载, 模块输入输出信号与属性不可改（除备用信号）。 其引脚分配文件为ep1c12.qsf，不可改。 其内部存贮器总容量为239,616 bit，且为同步（须CLOCK）、数据入/出分开型。 ⑶ 对FPGA编程电缆即下载线（盒）usb_blaster (主机USB=实验平台JTAG) 或ByteBlasterMV (主机并口=实验平台JTAG) 2）实验平台调试监控 接口：主机USB =实验平台USB，程序：WinDebug 说明、安装、使用 见platform 文件夹 主文件是《CPU及其体系结构实验平台用户详尽手册.doc》 ※ 提示与说明 ㈠ 有关运行环境与说明 因在无操作系统系统下运行，TRAP、非法指令none、外中断的矢量地址分别固定为0010H、0044H、0040H，检测主程序和硬件设计应保证矢量地址的一致性，检测程序应包括主程序和堆栈指针设置、TRAP、非法指令none、外中断的服务程序。在检测主程序的开始，要首先将服务程序的指针（开始地址）写入相应的矢量地址，设置堆栈指针，然后方可进行TRAP、非法指令none、外中断的操作。堆栈指针设置上，也因不用