4.2触发器的电路结构及动作特点.ppt

4.2 触发器的电路结构及动作特点 《数字电子技术》 图4.2.16 主从JK-FF的惯用符号和国标符号 由特性表可知，其特性方程仍为: 【例1】在下图所示的主从JK触发器电路中，若CP、J、K 的电压波形如图所示,试求Q和 端的电压波形,设 。 4.2 触发器的电路结构及动作特点 《数字电子技术》 注：在CP=1期间，J、K信号均未发生改变。 4.2 触发器的电路结构及动作特点 《数字电子技术》 【例2】下图示出了CP、J、K信号的波形，波形强调了CP=1期间J、K是变化的。试分析三个时钟CP作用期间主、从触发器的输出变化规律。 （二）主从JF-FF的一次变化现象 主从JF-FF的一次变化现象是指：在CP=1期间，即便J、K输入信号有多次改变，主从JF-FF的的主触发器的状态仅仅只会改变一次。 4.2 触发器的电路结构及动作特点 《数字电子技术》 主从JK-FF的一次变化现象示例 4.2 触发器的电路结构及动作特点 《数字电子技术》 主从JK触发器的一次变化现象说明触发器在CP作用期间对J、K的变化是敏感的。干扰信号是造成J、K变化的重要原因。在CP作用期间，干扰信号相当于窄脉冲作用于J或K端，引起主触发器状态改变，主触发器记忆了干扰信号，使得主从JK触发器抗干扰能力变差。 从本小节可知： 1、主从触发器状态的改变是在CP下降沿完成的，因而这种结构无空翻现象； 2、主从触发器在CP=1期间无法抗干扰，为克服这一缺点，又出现了边沿触发器。 4.2 触发器的电路结构及动作特点 《数字电子技术》 §4.2.4 边沿触发器（ Edge-triggered Flip-flop ） 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。为实现这一设想，人们研制了各种边沿触发器，如： ◆ 维持阻塞正边沿RS触发器 ◆ 维持阻塞正边沿D触发器 ◆ 利用传输延迟时间的负边沿JK触发器 ◆ 利用CMOS传输门的上边沿D触发器 ◆ 利用CMOS传输门的上边沿JK触发器 4.2 触发器的电路结构及动作特点 《数字电子技术》 一、维持阻塞结构正边沿RS触发器 置1维持线 置0阻塞线 置1阻塞线 置0维持线 4.2 触发器的电路结构及动作特点 《数字电子技术》 二、维持阻塞正边沿D触发器 D 4.2 触发器的电路结构及动作特点 《数字电子技术》 图4.2.19 维持阻塞正边沿D触发器惯用符号和国标符号 其中： 具有异步“置1”功能； 具有异步“置0”功能。 由分析可知，维持阻塞正边沿D触发器的特性方程仍为： 。集成维持阻塞D触发器有7474、74H74、74S74、74LS74等，它们均为双D触发器。 4.2 触发器的电路结构及动作特点 《数字电子技术》 例：已知维持阻塞正边沿D触发器的CP、 、 、D信号波形如下，试画出Q的波形（令 ）。 4.2 触发器的电路结构及动作特点 《数字电子技术》 三、利用传输延迟时间的负边沿JK触发器 图4.2.20 利用传输延迟时间的负边沿JK触发器逻辑图 RS触发器，其翻转时间小于门G7、G8的传输延迟时间 4.2 触发器的电路结构及动作特点 《数字电子技术》 由分析可知，利用传输延迟时间的负边JK沿触发器的特性方程仍为： 。属于这种类型的集成触发器常用的型号为双JK触发器74S112、74LS112。 利用传输延迟时间的负边沿JK触发器逻辑符号 4.2 触发器的电路结构及动作特点 《数字电子技术》 例：已知负边沿JK触发器的CP、 、 、J、K信号波形如下，试画出Q的波形（令 ）。 4.2 触发器的电路结构及动作特点 《数字电子技术》 从本小节可知： 边沿触发器的共同特点是：触发器的状态仅取决于CP信号的上升或下降沿到达时的输入的逻辑状态。这一特点有效的提高了触发器的抗干扰能力，因而也提高了电路工作的可靠性。 四、利用CMOS传输门的上边沿D触发