原创力文档- 1、本文档共66页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
西电verilog课件第七章
* * Microelectronics School Xidian University module t_trigger(clk,rst,T,dout); input clk,rst,T; output dout; reg dout; always @(posedge clk or posedgerst) if(rst==1) dout=1b0; else if(T==1) dout=~dout; endmodule module t_trigger_tb; reg clk,rst,T; wire dout; always begin #10 clk=1b1; #10 clk=1b0; end initial begin clk=1b0; rst=1b0;T=1b0; #10 rst=1b1;T=1b1; #10 rst=1b0;T=1b0; #20 T=1b1; #20 T=1b0; #20 T=1b1; end t_trigger u1(clk,rst,T,dout); endmodule 7.4 计数器 * * Microelectronics School Xidian University 7.4.1 任意模值计数器 1. 反馈清零计数器 图7.4-1 模12反馈清零型计数器状态转换示意图 * * Microelectronics School Xidian University 例7.4-1：采用反馈清零法设计模12计数器。 module count12(clk,rst_n,co,dout); input clk,rst; output co; output [3:0] dout; reg [3:0] dout; always @ (posedge clk) begin if(rst_n==1b0) dout=4b0000; else if(dout==4b1011) dout=4b0000; else dout=dout+1b1; end assign co=dout[3]dout[1]dout[0]; endmodule module count12_tb; reg clk,rst_n; wire oc; wire [3:0] dout; always begin #10 clk=1b1; #10 clk=1b0; end initial begin clk=1b0; rst_n=1b0; #20 rst_n=1b1; #100; end count12 u1(clk,rst_n,oc,dout); endmodule * * Microelectronics School Xidian University 2. 反馈置数计数器 图7.4-4 反馈置数递减计数器状态转换示意图 * * Microelectronics School Xidian University module count10(clk,rst,load,din,dout); input clk,rst,load; input [3:0] din; output [3:0] dout; reg [3:0] dout; always @ (posedge clk or posedge rst) begin if(rst==1b1) dout=4b0000; else if(load==1b 1) dout=4b1001; else if(dout==4b0000) dout=4b1001; else dout=dout-1b1; end endmodule module count10_tb; reg clk,rst,load; reg [3:0] din; wire [3:0] dout; always begin #10 clk=1b1; #10 clk=1b0; end initial begin clk=1b0; rst=1b0;load=1b0; #10 rst=1b1; #10 rst=1b0; #50 load=1b1; #10 load=1b0; #100; end count10 u1(clk,rst,load,din,dout); endmodule 3. 计数器级联 * * Microelectronics School Xidian University 例7.4-3：级联模6
文档评论（0）