[第2章总线及习题-.pptVIP

  1. 1、本文档共29页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[第2章总线及习题-

微型计算机总线系统 数据总线 DB 地址总线 AB 控制总线 CB 总线的概念及特点 总线:是一组信号线的集合,是计算机系统各部件之间传输地址、数据和控制信息的公共通路,由一组导线和相关控制、驱动电路组成。 总线的特点:公用性,即它可同时挂接多个部件或设备。 使用总线的优越性: 1)模块结构设计; 2)便于生产兼容的硬件板卡和软件; 3)模块结构方式便于系统扩充与升级; 4)便于故障诊断与维修,减低成本。 地 址 总 线 控 制 总 线 总线的主要性能指标 1)总线带宽: 单位时间内总线上可以传输的数据量,B/s或MB/s,与总线带宽密切相关的两个概念是总线的宽度和总线的工作频率。 2)总线的位宽: 总线能同时传输的数据位数:16位,32位,64位等。 若工作频率固定,则有:带宽与位宽成正比。 3)总线工作频率:时钟信号频率,MHz单位。 总线带宽计算公式: 总线带宽BW= (总线宽度/8)X总线时钟频率/每个存储周期的时钟数 例:总线时钟频率为66MHZ的32位总线,若每4个时钟周期完成一次总线存取操作,则总线带宽为多少? 答案:BW=32/8X66/4=66MB/s 注:正常的8088总线周期,不管是读还是写,都至少由4个时钟周期组成。 若内存或接口的速度比较慢,使得在4个时钟周期里不能完成读写操作时,可通过时钟产生器8284产生一个低电平信号到8088的READY端,8088CPU在每个总线周期的T3开始处都会检查READY的状态,判断是否插入等待时钟周期Tw。 总线的结构 1. 单总线结构: CPU与主存、CPU与I/O设备、I/O设备与主存,以及各设备之间都通过单一的系统总线交换信息。 2. 双总线结构: A)面向CPU的双总线结构: a)CPU与主存储器之间信息交换--存储器总线; b)CPU与I/O设备之间信息交换--输入输出总线; B)面向存储器的双总线结构:高档微机 3. 多总线结构 总线结构 单总线结构 简单,但总线竞争严重 (1)面向CPU的双总线结构 (2)面向主存储器的双总线结构 总线标准的特性 在各插件板插座之间采用系统总线连接的情况下,希望接插件之间具有通用性,以便一个系统的各接插件板能够插在任何一个插座上,为用户的安装和使用带来方便。 此外,微型计算机厂商在设计一个系统时,为了得到广泛的市场,设法使系统总线能够连接尽可能多的设备,希望各厂家生产的同类产品能够互联、互换,这就需要有一个规格化的可通用的系统总线,这种总线的设计涉及统一的标准包含如下特性: 1. 物理特性 物理特性指的是总线物理连接的方式。规定模块尺寸、总线插头、插座和边沿联接器等规格和位置。包括总线的条数,外引线是如何排列的等。 2. 功能特性 功能特性规定每个引脚信号的名称和功能,对它们相互作用的协议进行说明。 3. 电气特性 电气特性规定信号工作时的传递方向、高低电平、动态转换时间、负载能力及最大额定值。一般规定送入CPU 的信号叫输入信号IN,从CPU 送出的信号叫输出信号OUT。 4. 时间特性 对于存储器、I/O 的读写操作,时间特性规定相应的总线信号时序,在总线中定义这些 信号的时序以保证各功能板的兼容性。 微型计算机常用总线标准 1. ISA 总线 ISA 总线是IBM/AT 机上使用的总线,又称为PC AT 总线,是为采用80286 CPU 设计的。这种总线IBM PC 总线一样,也是一种原始的总线设计,将微处理器芯片总线经缓冲直接接到系统总线。 2. PCI 总线 PCI 总线分A、B 面,每面为60 条引脚,分前49 条和后11 条,分界处的几何尺寸占两条引脚,在PCI 插槽上有一个限位缺口与之对应。引脚如图 所示。 PCI的外引线信号 PCI 总线系统结构 1) 处理器、Cache、内存之间数据传输通过微处理器系统总线进行,它的数据传输速率高于PCI 总线。 2) 处理器、Cache、存储器子系统经过“Host-PCI”桥和PCI 总线连接。这个桥提供了一个低延迟的访问通路,使微处理器能够访问PCI 设备,PCI 主设备也能访问主存。 该桥还提供了数据缓冲功能,使微处理器与PCI 总线上的设备并行工作而不必等待。同时,这个桥电路包含了“PCI 总线控制器”,有多个设备申请使用总线时,由它进行裁决和分配总线的使用权。 总之,“Host-PCI”桥实现了PCI 总线的全部驱动控制,它实际上是一个高速I/O 协处理器,主要解决I/O 设备同处理器的连接问题。 3)另一类“桥”用于生成“多级总线”结构,例如“PCI-ISA/EISA”、“PCI-USB”、“PCI-PCI”等。多级总线把不同传输速度、不同传输方式的设备分门别类地连接到各自“合适”的总线上,使得不同类型的设备共存

文档评论(0)

19840506 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档