MSP430系列寄存器详细分类及介绍..doc

时钟模块 DCOCTL DCO 控制寄存器 7 6 5 4 3 2 1 0 DCO.2 DCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0 DCO.0-DCO.4 定义 8 种频率之一，可以分段调节 DCOCLK 频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。 MOD.0-MOD.4 定义在 32 个 DCO 周期中插入的 Fdco+1 周期个数，而在下的 DCO 周期 中为 Fdco 周期，控制改换 DCO 和 DCO+1 选择的两种频率。如果 DCO 常数为 7，表示 已经选择最高频率，此时不能利用 MOD.0-MOD.4 进行频率调整。 BCSCTL1 基本时钟系统控制寄存器 1 7 6 5 4 3 2 1 0 XT2OFF TXS DIVA.1 DIVA.0 XT5V Rsel.2 Resl.1 Resl.0 XT2OFF 控制 XT2 振荡器的开启与关闭。 TX2OFF=0，XT2 振荡器开启。 TX2OFF=1，TX2 振荡器关闭（默认为 TX2 关闭） XTS 控制 LFXT1 工作模式，选择需结合实际晶体振荡器连接情况。 XTS=0，LFXT1 工作在低频模式（默认）。 XTS=1，LFXT1 工作在高频模式（必须连接有高频相应的高频时钟源）。 DIVA.0 DIVA.1 控制 ACLK 分频。 0 不分频（默认） 1 2 分频 2 4 分频 3 8 分频 XT5V 此位设置为 0。 Resl1.0，Resl1.1，Resl1.2 三位控制某个内部电阻以决定标称频率。 Resl=0，选择最低的标称频率。 …….. Resl=7，选择最高的标称频率。 BCSCTL2 基本时钟系统控制寄存器 2 7 6 5 4 3 2 1 0 SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR SELM.1 SELM.0 选择 MCLK 时钟源 0 DCOCLK（默） 1 DCOCLK 2 时钟源为 LFXT1CLK（ MSP430F11/12X）， XT2CLK（ 于 MSP430F13/14/15/16X）； 3 LFTXTICLK。 DIVM.1 DIVM.0 MCLK 分 0 1 分默） 1 2 分 2 4 分 3 8 分 SELS 选择 SMCLK 时钟源 0 DCOCLK（默） 1 LFXT1CLK（ MSP430F11/12X）， XT2CLK（ 于 MSP430F13/14/15/16X）。 DIVS.1 DIVS.0 SMCLK 分 0 1 分 1 2 分 2 4 分 4 8 分 DCOR 选择 DCO 电阻 0 内部电阻 1 外部 PUC 信，DCOCLK 被自 MCLK 时钟信号，根据需要，MCLK 的 可以另外 LFXT1 或者 XT2。 [1] 复位 OscOff [2] 清除 OFIFG [3] 延 50us [4] 再次 OFIFG，如果仍然置位，[3]、[4]步，直到 OFIFG=0 IO 端口MSP430 的端口 器件 P1 P2 P3 P4 P5 P6 S COM MSP430F11X √ √ MSP430F12X √ √ √ MSP430F13/14/15/16 √ √ √ √ √ √ MSP430F4XX √ √ √ √ √ √ √ √ MSP430F20X √ √ MSP430F21X √ √ MSP430F22X √ √ √ √ MSP430 端口功能 端口 功能 P1、P2 I/O、中断功能、其他片内外设功能 P3、P4、P5、P6 I/O、其他片内外设功能 S、COM I/O、驱动液晶 PxDIR 方向寄存器 7 6 5 4 3 2 1 0 P7DIR P6DIR P5DIR P4DIR P3DIR P2DIR P1DIR P0DIR 0 为输入模式 1 为输出模式 在 PUC 后全都为复位，作为输入时，只能读；作为输出时，可读可定。 PxIN 输入寄存器 7 6 5 4 3 2 1 0 PxIN PxIN PxIN PxIN PxIN PxIN PxIN PxIN 输入寄存器是只读的，用户不能对它写入，只能读取其 IO 内容。此时引 脚方向必须为输入。 PxOUT 寄存器 7 6 5 4 3 2 1 0 P7OUT P6OUT P5OUT P4OUT P3OUT P2OUT P1OUT P1OUT 这是 IO 端口的输出缓冲器，在读取时输出缓