数电第4章组合逻辑电路修改学案.pptVIP

例题 真值表 4.3 组合逻辑电路中的竞争冒险 4.3.1 产生竞争冒险的原因 4.3.2 消除竞争冒险的方法 组合逻辑电路中的竞争与冒险 4.3.1 产生竞争和冒险的原因 判断冒险的方法 4.3.2 消除竞争冒险的方法 集成3位二进制优先编码器CD4532的级联 另有功能更加强大的CMOS七段显示译码器74HC4511，用以驱动共阴极显示器。 74HC4511的逻辑功能如课本P151 表4.4.9所示。 超前进位加法器构造 三、 显示译码器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 显示译码器主要由译码器和驱动器两部分组成，通常这二者都集成在一块芯片中。 显示译码器的输入一般为二—十进制代码，其输出的信号用以去驱动显示器件，显示出十进制数字来。 1．七段数字显示器 半导体数码显示器(LED) 液晶显示器(LCD) 每字段是一只 发光二极管 a e b c f g d 共阴极 a b c d e f g R +5 V Ya A3 A2 A1 A0 +VCC 显示 译码器 共阴 Yb Yc Yd Ye Yf Yg — 高电平驱动 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 a e b c f g d （1）七段半导体数码显示器 限流电阻 共阳极 a e b c f g d a b c d e f g R + 5 V Ya A3 A2 A1 A0 +VCC +VCC 显示 译码器 共阳 Yb Yc Yd Ye Yf Yg 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 — 低电平驱动 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 （1）七段半导体数码显示器 限流电阻 2．七段显示译码器 4线—7段译码器／驱动器CC14547的逻辑符号 D、C、B、A为输入端，输入为8421BCD码， 为逻辑功能示意图消隐控制端， 为输出端，高电平1有效。 4线—7段译码器／驱动器CC14547的真值表 CC14547的功能 (1)消隐功能。当 =0时，输出Ya-Yg都为低电平0，各字段都熄灭，显示器不显示数字。 (2)数码显示。当 =1时，译码器工作。当D、C、B、A端输入8421BCD码时，译码器有关输出端输出高电平1，数码显示器显示与输入代码相对应的数字。 　　由于二进制译码器的输出端能提供输入变量的全 部最小项，而任何组合逻辑函数都可以变换为最小项 之和的标准式，因此用二进制译码器和门电路可实现 任何组合逻辑函数。当译码器输出低电平有效时，多 选用与非门；译码器输出高电平有效时，多选用或门。 四、 用译码器实现组合逻辑功能 由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器。 解： (1) 根据逻辑函数选择译码器 [例] 试用译码器和门电路实现逻辑函数 选用 3 线 - 8 线译码器 74LS138 (2) 将函数式变换为标准与 - 或式 (3)根据译码器的输出有效电平确定需用的门电路 令 A2 = A，A1 = B，A0 = C。 A B C Y Y1 Y0 Y3 Y4 Y2 Y5 Y6 Y7 1 STA STB STC A0 A1 A2 74LS138 (4)画连线图 Y 74LS138 输出低电平有效， ，i = 0 ~ 7 因此，将 Y 函数式变换为 采用 5 输入与非门，其输入取自 Y1、Y3、Y5、Y6 和 Y7 。 用二进制译码器实现逻辑函数方法总结 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 　把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转