课程名称集成电路测试技术基础.docVIP

课程名称：集成电路测试技术基础 课程编码：7050601 课程学分：4学分 课程学时：64学时 适用专业：微电子学 《集成电路测试技术基础》 Test Technology of Integrated Circuits 教学大纲 一、课程性质与教学目标 性质：本课程的授课对象为微电子学专业本科生，课程属性为专业基础必修课。该课程在《电子器件》、《半导体工艺原理与技术超大规模集成电路设计基础 教学及考核内容 1.1 测试哲学 1.2 测试的作用 1.3 数字和模拟VLSI测试 1.4 VLSI技术的发展趋势对测试的影响 第二章 集成电路测试过程和测试设备 基本要求 1、掌握：集成电路测试过程。 理解：基本的测试原理。 3、了解：常见的测试设备。 （二）教学及考核内容 2.1 如何测试芯片 2.2 常用的自动测试设备及测试原理 2.3 电学参数测试 第三章 数字集成电路中常见的故障 基本要求 掌握：常用的故障模型如单固定故障模型。 2、理解：故障的支配性原理和等价性原理。 3、了解：故障模型和故障模型术语。 （二）教学及考核内容 3.1 缺陷、错误和故障 3.2 功能测试与结构测试 3.3 故障模型的级别 3.4 故障模型中的常见术语 3.5 单固定故障 第四章 组合电路的测试生成 基本要求 掌握：一维敏感路径、D算法等测试向量生成算法。 2、理解：故障诊断的基本原理、方法。 3、了解：非冗余电路的概念。 （二）教学及考核内容 4.1 数字电路的故障诊断 4.2 组合逻辑电路的向量生成技术 4.3 组合逻辑电路中多故障的检测 第五章 时序电路的测试方法 （一）基本要求 1、掌握：时序电路的特点，四种序列的概念及推导过程。 2、理解：Chose提出的基于机构的测试方法。 3、了解：迭代法的原理。 （二）教学及考核内容 5.1 时序电路特点 5.2 使用迭代法对时序电路进行测试 5.3 状态表验证法 5.4 基于电路结构的测试方法 第六章 可测试性设计 （一）基本要求 1、掌握：可控制性和可观测性的涵义，电平敏感型扫描电路的时序分析。 2、理解：可诊断时序电路的设计及测试方法。 3、了解：几种提高可测试性的Ad Hoc设计规则。 （二）教学及考核内容 6.1 可控制性和可观察性 6.2 提高可测试性的Ad Hoc设计规则 6.3 可诊断时序电路的设计 6.4 可测试时序电路设计中的扫描路径技术 6.5 电平敏感型扫描设计 第七章 边界扫描技术 （一）基本要求 1、掌握：边界扫描技术的基本原理和测试结构。 2、理解：边界扫描技术的主要思想。 3、了解：边界扫描技术的指令。 （二）教学及考核内容 7.1 边界扫描的由来 7.2 边界扫描测试基本原理 7.3 边界扫描测试结构 7.4 边界扫描指令 第八章 内建自测试 （一）基本要求 1、掌握：内建自测试的原理和测试向量生成技术。 2、理解：内建自测试的规则。 3、了解：内建自测试的结构。 （二）教学及考核内容 8.1 BIST的测试向量生成技术 8.2 输出响应分析 8.3 循环型BIST 8.4 SoC设计中的BIST 第九章 混合信号测试 （一）基本要求 1、掌握：ADC的转换原理，ADC和DAC的电路结构。 2、理解：ADC在时域和频域内的测试方法。 3、了解：ADC和DAC的特性参数和故障模型 9.2 ADC和DAC的电路结构 9.3 ADC和DAC的特性参数和故障模型 9.4 IEEE 1057标准 9.5 ADC在时域内的测试 9.6 频域ADC的测试 第十章 测试开发系统 （一）基本要求 1、掌握：测试语言和程序的编写。 理解：测试开发的基本原则理。 3、了解：常用测试语言及开发环境。 （二）教学及考核内容 10.1 测试语言 10.2 测试程序 10.3 测试开发环境 10.4 测试转换系统 10.5 测试设备脱机开发环境 三、本课程与其它相关课程的联系与分工 在学习本课程之前，应对电子器件、半导体工艺原理等有深入的了解，并且应该至少了解集成电路设计以及数字电路、模拟电路的基本知识。 本课程的先修课程：《电子器件》、《半导体工艺原理与技术超大规模集成电路设计基础实践性教学内容安排与要求主要包括、、和，通过实验，学生应全面掌握，特别是，将理论和实际应用切实结合起来。 1. （性实验） 学时 2. （设计性实验） 学时 3. （设计性实验） 学时 4.（设计性实验） 学时 /外学时比： 1:1 课外作业：主要作业以习题为主，还有论文（大作业）。 大纲撰写人：魏淑华 大纲审阅人：戴澜 系负责人 ：姜岩峰 学院负责人：王景中 制定（修订）日期：2012年11月