基于逻辑门的七段数码管字形发生器的设计..docVIP

基于逻辑门的七段数码管字形发生器的设计 一、“8421码--七段数码管字形”真值表 输入 输出 字形 Ａ Ｂ Ｃ Ｄ ａ ｂ ｃ ｄ ｅ ｆ ｇ ０ ０ ０ ０ １ １ １ １ １ １ ０ ０ ０ ０ ０ １ ０ １ １ ０ ０ ０ ０ １ ０ ０ １ ０ １ １ ０ １ １ ０ １ ２ ０ ０ １ １ １ １ １ １ ０ ０ １ ３ ０ １ ０ ０ ０ １ １ ０ ０ １ １ ４ ０ １ ０ １ １ ０ １ １ ０ １ １ ５ ０ １ １ ０ １ ０ １ １ １ １ １ ６ ０ １ １ １ １ １ １ ０ ０ ０ ０ ７ １ ０ ０ ０ １ １ １ １ １ １ １ ８ １ ０ ０ １ １ １ １ １ ０ １ １ ９ 二、卡诺图化简 a卡诺图 AB CD 00 01 11 10 00 1 0 d 1 01 0 1 d 1 11 1 1 d d 10 1 1 ｄ d b卡诺图 AB CD 00 01 11 10 00 1 1 d 1 01 1 0 d 1 11 1 1 d d 10 1 0 d d c卡诺图 AB CD 00 01 11 10 00 1 1 d 1 01 1 1 d 1 11 1 1 d d 10 0 1 d d d卡诺图 AB CD 00 01 11 10 00 1 0 d 1 01 0 1 d 1 11 1 0 d d 10 1 1 d d e卡诺图 AB CD 00 01 11 10 00 1 0 d 1 01 0 0 d 0 11 0 0 d d 10 1 1 d d ｆ卡诺图 AB CD 00 01 11 10 00 1 1 d 1 01 0 1 d 1 11 0 0 d d 10 0 1 d d 　ｇ卡诺图 AB CD 00 01 11 10 00 0 1 d 1 01 0 1 d 1 11 1 0 d d 10 1 1 d d 三、I/O设定，电路图，编译纠错 四、功能仿真 五、与非门实现方案 用摩根定理把与或式化简为与非式。 a = b = c = d = e = f = g = 六、用无关项化简逻辑函数的优缺点 优点：卡诺图上，无关项对应的位置可根据需要取1或0，进而达到利用无关项化简逻辑函数的目的。利用无关项，便于将逻辑函数化为最简与或式，对电路图的设计有较大帮助。 缺点：过多使用无关项会使电路的与项部分不稳定。 七、小结 通过此次作业，使我对verilog语言有了更进一步的认识和了解，更加扎实的掌握了有关真值表、卡诺图化简、逻辑门等方面的知识，在设计过程中虽然遇到了一些问题，但经过一遍又一遍的检查终于找出了原因所在。 在以后的学习过程中，我会更加注重实践操作，巩固已学的知识。 ａ＝Ａ＋Ｃ＋ＢＤ＋ ｂ＝＋＋ＣＤ＋Ａ ｃ＝＋Ｂ＋Ｄ ｄ＝＋Ａ＋Ｃ＋Ｃ＋ＢＤ ｅ＝＋Ｃ ｆ＝＋Ａ＋Ｂ＋Ｂ ｇ＝Ａ＋Ｃ＋Ｂ＋Ｃ