(精)FPGA VHDL——最新.ppt

* VHDL语言的描述语句 【例6.6】用NEXT_WHEN语句实现单循环。 ARCHITECTURE example6 OF NEXT_WHEN1 IS BEGIN PROCESS ( s ) VARIABLE i: INTEGER； BEGIN L1: FOR i IN 7 DOWNTO 0 LOOP y( i ) =‘0’； NEXT WHEN s( i ) =‘1’； y( i ) =‘1’； END LOOP L1； END PROCESS； END example6； -- 若s( i )=‘1’成立， 终止本次循环,返回到L1 否则,继续本次循环。 -- 返回到L1 * VHDL语言的描述语句 【例6.7】试用多重循环实现四组八位数据的奇校验。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY NEXT_WHEN2 IS PORT ( d: IN STD_LOGIC_VECTOR ( 0 TO 31)； y: OUT STD_LOGIC_VECTOR ( 0 TO 3 ) )； END NEXT_WHEN2； ARCHITECTURE example7 OF NEXT_WHEN2 IS BEGIN PROCESS ( d ) VARIABLE i,k,j: INTEGER； VARIABLE tmp: STD_LOGIC； 四组八位数据由d[0..31]输入，内循环完成各组数据的奇校验，外循环确定校验的组数，校验结果存放在输出y[0..3]中。当某八位数据中1的个数为奇数时，所对应的输出位y[i]=1，否则，y[i]=0。 * VHDL语言的描述语句 BEGIN k: = 0； L1: FOR i IN 0 TO 3 LOOP y( i ) =‘0’； tmp :=‘0’； j := 0； k := i * 8； L2: LOOP tmp := tmp XOR d( k )； y( i ) = tmp； NEXT L1 WHEN j = 7； j := j + 1； k := k + 1； NEXT L2； END LOOP L2； NEXT L1； END LOOP L1； END PROCESS； END example7； 内循环 外循环 在内循环中，当j 7时，继续执行内循环； 当j = 7时，终止内循环，跳转到L1处，执行一次外循环。 * VHDL语言的描述语句 EXIT语句和NEXT语句一样，都是循环控制语句，主要在LOOP语句中使用，用于进行有条件或无条件的跳转控制。 （5）EXIT语句 EXIT [ 循环标号 ] [ WHEN 条件表达式 ]； 格式： * VHDL语言的描述语句 根据可选项，EXIT语句有三种格式： （5）EXIT语句 格式1： EXIT 功能：无条件跳出循环,从END LOOP下面的语句开始执行。 格式2： EXIT 循环标号 功能：无条件跳出循环，从循环标号规定的位置开始执行循环体外的语句。 格式3： EXIT WHEN 条件表达式 功能：有条件跳出循环，当条件表达式不成立时，继续执行循环，否则跳出循环。 * VHDL语言的描述语句 【例6.8】用EXIT语句实现两个数组的比较。 PROCESS ( X, Y ) BEGIN Z =“00”； FOR n IN 7 DOWNTO 0 LOOP IF ( X( n )= Y( n )) THEN