vhdl数字钟课程设计 vhdl课程设计报告.doc

vhdl数字钟课程设计 vhdl课程设计报告 导读：就爱阅读网友为您分享以下“vhdl课程设计报告”的资讯，希望对您有所帮助，感谢您对92的支持! WHEN OTHERS=gt;doutlt;=quot;000quot;; END CASE; END IF; END PROCESS; END ARCHITECTURE; 3.3 仿真波形图 3.4 波形图分析 在仿真时已经设置好开始时间和结束时间，根据以上的波形图可知，中 断信号INT高电平有效。根据题目要求遇到紧急情况（如消防车）中断信号高电平有效，红灯常亮，绿灯黄灯熄灭。正常情况下时钟周期是5秒，INT信号无效，红灯,黄灯,绿灯的持续时间分别为25s,5s,20s。 三、设计总结与心得 本次数字系统仿真与VHDL课程设计的课程设计的设计任务是将本学期 VHDL硬件描述语言与数字逻辑电路设计和上学期所学的数字电路中所学的知识运用的实践中去，提高自己在理论与实践的相结合能力，进一步掌握本专业的各项知识，为以后的专业学习打下良好的基础。从一些基础掌握一些本专业所学的知识了解一些基础的实验工具如quartus ii的使用，本次的设计基本达到预期的效果。 过这次实训，我们在实践中学会了很多在平时的实验中无法学到得东西。将使我们在以后的工作和学习中受益匪浅。 四、参考书目 [1]、李辉，《PLD与数字系统设计》，西安电子科技大学出版社，2005 [2]、阎石，《数字电子技术基础》（第四版），高教出版社 [3]、候伯亨、顾新，《VHDL硬件描述语言与数字逻辑电路设计》【M】西安电子科技大学