eda循环冗余crc校检模块实验..docxVIP

循环冗余校验CRC模块设计实验报告通信1001 毕卫欢1.1循环冗余校检crc模块代码（将书上的例子修改后例化的代码）libraryieee;use ieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitycrc_sd isport (clk,datald,rst:instd_logic;sdata:instd_logic_vector(11 downto 0);rdata:outstd_logic_vector(11 downto 0); error0:outstd_logic;datafini:outstd_logic);end entity crc_sd;architecture one of crc_sd iscomponentcrcss port(clk,datald,rst:instd_logic;--时钟信号，装载信号，复位信号sdata:instd_logic_vector(11 downto 0);--发送数据接受datacrco:outstd_logic_vector(16 downto 0);--crc数据发送hsend:outstd_logic ); --握手信号（发）end component;componentcrcd port( clk,hrecv,rst:instd_logic; --时钟信号，握手信号（收），复位信号datacrci:instd_logic_vector(16 downto 0); --crc数据接受rdata:outstd_logic_vector(11 downto 0); --正确的数据验证后输出datafini:outstd_logic; --数据验证完成信号 error0:out std_logic); --错误信号和握手信号（发）end component;signaldatacrc_p:std_logic_vector(16 downto 0);signalhsen_p:std_logic;begin u1:crcss port map(clk=clk,datald=datald,rst=rst,sdata=sdata,datacrco=datacrc_p,hsend=hsen_p);u2:crcd port map(clk=clk,rst=rst,hrecv=hsen_p,datacrci=datacrc_p,rdata=rdata,datafini=datafini,error0=error0);end architecture one;1.1.1循环冗余校检crc模块编译报告 编译报告1.1.2循环冗余校检crc模块RTL视图1.1.3循环冗余校检crc模块仿真测试文件use ieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitytb_crc_sd isendtb_crc_sd;architecture com of tb_crc_sd iscomponentcrc_sd isport (clk,datald,rst:instd_logic;sdata:instd_logic_vector(11 downto 0);rdata:outstd_logic_vector(11 downto 0); error0:out std_logic;datafini:outstd_logic);end component;signalclk,datald,rst:std_logic;signalsdata: std_logic_vector(11 downto 0):=010111111010;signalrdata: std_logic_vector(11 downto 0);signal error0: std_logic;signal datafini:std_logic; constant ptime:time :=20 ns;begin lihua1:crc_sd port map(clk=clk,datald=datald,rst=rst,sdata=sdata,rdata=rdata,error0=error0,datafini=datafini);process beginclk=0;wait for pti