第2章8086微处理器的结构分析.ppt

* * * * 1. 8086 CPU结构 2. 8086 CPU的引脚及其功能 3. 8086 存储器组织 4. 8086 系统配置 5. 8086 CPU时序 第二章 80X86微处理器的结构 * 4. 8086 系统配置 4.1 概述 4.2 最小模式系统 4.3 最大模式系统 * 4.1 概述 1.系统配置方式： ?? 最小模式（ CPU的引脚MN／MX端接高电平+5V） ?? 最大模式（ CPU的引脚MN／MX端接高电平低电平） 2.系统配置特点： ?? 最小模式为单机系统，控制信号由CPU提供； ?? 最大模式为多处理器/协处理器系统，控制信号由总线控制器8288提供。（常用的处理器有数值运算协处理器8087，输入/输出处理器8089） 3.CPU的24～31引脚意义不同 * * * 4. 8086 系统配置 4.1 概述 4.2 最小模式系统 4.3 最大模式系统 * 4.2 最小模式系统 8086CPU 存储器 I/O接口芯片 ??1片8284A，作为时钟发生器 ??3片8282／8283或74LS373，作为地址锁存器 ??2片8285／8287或74LS245，作为双向数据总线收发器 * * * * * 2.2 8086 CPU的引脚及其功能 2.2.1 概述 2.2.2 8086/8088的CPU在最小模式中引脚 2.2.3 8086/8088的CPU在最大模式中引脚(略) 2.2.4 8086/8088的区别 * * * * QS1 QS0 编码含义 0 0 无操作 0 1 从队列中取第一个字节 1 0 队列已空 1 1 从队列中取后续字节 * 2.2 8086 CPU的引脚及其功能 2.2.1 概述 2.2.2 8086/8088的CPU在最小模式中引脚 2.2.3 8086/8088的CPU在最大模式中引脚 2.2.4 8086/8088的区别 * 【主要区别】: 8088CPU的内部数据总线宽度是16位，外部数据总线宽度是8位， 8088CPU为准16位微处理器。 * * 1. 8086 CPU结构 2. 8086 CPU的引脚及其功能 3. 8086 存储器组织 4. 8086 系统配置 5. 8086 CPU时序 第二章 80X86微处理器的结构 * 3. 8086 存储器组织 3.1 存储器地址的分段 3.2 存储器的分体结构 3.3 堆栈概念 * 3.1 存储器地址的分段 * * * * * * * 3. 8086 存储器组织 3.1 存储器地址的分段 3.2 存储器的分体结构 3.3 堆栈概念 * 3.2 存储器的分体结构 * * BHE为奇存储体片选信号，A0作为偶存储体片选信号。 偶存储体数据线和低8位数据总线相连，奇存储体和高8位数据总线相连 若A0=0， BHE=0（两体都选中），则可在一个总线周期内读/写一个规则字； BHE=1、A0=0（只选中一体），则只能从存储器中读/写一个字节数据，且只能通过D7～D0进行传递， BHE=0、A0=1，则只从奇存储体读出一个字节，故必须通过D15～D8传递。 因此，一个非规则字必须先用一个总线周期读/写奇地址存储体，然后再用一个总线周期读/写偶地址存储体。这主要是因为 ——BHE与A0的有效时间与操作指令有关。 * BHE为奇存储体片选信号，A0作为偶存储体片选信号。 非规则字：先用一个总线周期读/写奇地址存储体， 再用一个总线周期读/写偶地址存储体。 * * * * * 3. 8086 存储器组织 3.1 存储器地址的分段 3.2 存储器的分体结构 3.3 堆栈概念 * 3.3 堆栈概念 * * 寄存器的特殊用途和隐含性质 （1）在某类指令中，某些通用寄存器有指定的特殊用法，需遵循这些规定，才能正确使用指令。 例如： CX, BP, DX等 （2）在指令中没有明显的标出，而这些寄存器参加操作，称之为“隐含寻址”。采用“隐含”的方式，能有效地缩短指令代码的长度。 * * 1.3.3 段寄存器 * CS（Code Segment），代码段寄存器中存放程序代码段起始地址的高16位。 DS（Data Segment），数据段寄存器中存放数据段起始地址的高16位。 SS（Stack Segment），堆栈段寄存器中存放堆栈段起始地址的高16位。 ES（Extended Segment），扩展段寄存器中存放扩展数据段起始地址的高16位。 物理地址的形成： 16×段基址+段内偏移地址 * 1.3.4 指令指针寄存器IP 用来存放将要执行的下一条指令在现行代码段中的偏移地址。 * 1.3.5