[第四章存储器3.pptVIP

第4章 存储器 主讲 刘仁芬 第４章 存 储 器 要求： CPU通过BHE和A0来控制按字节还是字进行访问存储器 CPU按字节访问和按字访问的地址范围是多少？ CPU按字节访问时需分奇偶体，且最大64KB为系统程序区，与其相邻的64KB为用户程序区。写出每片存储芯片所对应的二进制地址码。 画出对应上述地址范围的CPU与存储芯片的连接图。 (2)画出各个区域的地址码及选择存储芯片 计算机组成原理 * 4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器 一、概述 二、半导体存储芯片结构 三、RAM存储器 四、ROM存储器 五、存储器与CPU的连接 六、存储器的校验 七、提高访存速度的措施 2. 主存和 CPU 的联系 MDR MAR CPU 主 存 读 数据总线 地址总线 写 半导体存储芯片 译 码 驱 动 存 储 矩 阵 读 写 电 路 片选线 读/写控制线 地 址 线 … 数 据 线 … 用 1K × 4位 存储芯片组成 1K × 8位 的存储器 ？片 五、存储器与 CPU 的连接 1. 存储器容量的扩展 (1) 位扩展 （增加存储字长） 10根地址线 8根数据线 D D … … D 0 4 7 9 A A 0 ??? 2114 2114 CS WE 2片 (2) 字扩展（增加存储字的数量） 用 1K × 8位 存储芯片组成 2K × 8位 的存储器 11根地址线 8根数据线 ？片 2片 1K× 8位 1K× 8位 D7 D0 ??? ??? ??? ??? ??? WE A1 A0 ??? A9 CS0 A10 1 CS1 (3) 字、位扩展 用 1K × 4位 存储芯片组成 4K × 8位 的存储器 8根数据线 12根地址线 WE A8 A9 A0 ... D7 D0 … A11 A10 CS0 CS1 CS2 CS3 片选 译码 … … … … … … … … 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 ？片 8片 ▲ 2. 存储器与 CPU 的连接 地址线的连接 CPU低地址线与芯片地址线相连，高位 地址线用作片选等控制用 (2) 数据线的连接 对芯片扩位与CPU数据线一致 (3) 读/写命令线的连接 CPU与芯片的读写控制线直接连接 (4) 片选线的连接 片选信号与MREQ访存控制信号共同控制 (5) 合理选择存储芯片 (6) 其他 时序、负载 例4.1 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号 ，WR作读/写命令信号（高电平为读，低电平为写）现有这些存储芯片： ROM(2Kx8位，4Kx8位，8Kx8位)， RAM(1Kx4位，4Kx8位，8Kx8位)， 是从上述规格中选用合适的芯片， 画出cpu和存储芯片的连接图。 要求如下： 1.主存地址空间分配:6000H~67FFH为系统程序区 6800H~6BFFH为用户程序区 2.指出选用的芯片类型及数量 3.详细画出片选逻辑图 门电路 74138译码器 1 例4.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 (3) 分配地址线 A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线 (4) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1