l12双极型制作工艺.pptVIP

双极型逻辑集成电路 1-1 电学隔离 （1）反偏PN结隔离 （2）全介质隔离 （3）混合隔离元件 （1）反偏PN结隔离 通过外延，选择性扩散等工艺方法，将芯片划分为若干个由P区包围的N型区，P区接电路中的最低电位，使PN结反偏。利用反偏PN结对器件进行隔离。 反偏PN结隔离 工艺简单 占芯片面积较大 且受反向漏电影响，隔离效果不是最佳 寄生电容较大 MOSFET可以利用自身的PN结实现电学隔离 （2）全介质隔离 用SiO2将要制作元件的N型区（或P型区）包围起来，实现隔离 全介质隔离 隔离效果好 工艺复杂（需要反外延，磨片等工艺），生产周期长，成品率低，成本高 （主要用于高压和抗辐射等特殊领域的集成电路） （3）混合隔离 元件四周采用介质隔离，而底部用反偏PN结隔离 混合隔离 可以使元件的图形尺寸缩小， 芯片面积利用率得到提高， （现已广泛采用这种方法 ） 在保证电路正常的工作情况下，尽量减少隔离岛的数目，是IC 版图设计中必须考虑解决的问题 埋层（埋层氧化） 埋层（埋层光刻） 埋层（埋层扩散） 埋层（去氧化层） 外延层（外延生长） 隔离（隔离氧化） 隔离（隔离光刻） 隔离（隔离扩散） 隔离（去氧化层） 基区（基区氧化） 基区（基区光刻） 基区（基区扩散） 基区