数字电子钟设计EDA电子电工实习报告..docVIP

*******大学 实 验 报 告 实验名称 数字电子钟设计 课程名称 电工电子实习 专业班级： 学生姓名： STT 学 号： 成 绩： 指导教师： 实验日期： 一、实验目的及要求 【实验目的】 训练综合运用学过的数字电子、可编程逻辑器件等基本知识，培养独立设计比较复杂的数字逻辑的能力。 力争掌握使用EDA（电子设计自动化）工具设计数字逻辑的方法，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。 【实验要求】 必做部分：设计一个数字电子时钟，从00时00分00秒计时到23时59分59秒，时间在6个七段LED数码管上显示。用MAX+PLUSII设计相关电路，进行相关的软件仿真，并下载到实验板上进行硬件仿真； 选作部分：电子钟实现校时、清零和整点报时功能。 采用可编程逻辑器件进行设计，在微机上进行原理图或程序的输入、编译和软件仿真，满足设计要求后，再进行下载和硬件实验。如硬件实验结果不满足要求，需要反复修改设计，直到满足要求。 二、所用仪器、设备 设计工作建立在硬件和软件两个平台的基础上。硬件平台是实验室提供的MCU/CPLD开发实验仪。实验仪上的可编程逻辑器件可保证在一片芯片上设计出题目要求的数字电路。软件平台是ALTERA公司的MAX+PLUSII。 三、实验方法及步骤 【简述74LS163】 【总体思路】 必做部分：设计一个数字电子时钟。 通过分析实验要求得出：选用74LS163芯片共计6片，采用同步计数的方法来设计相关计时器（同一源输入脉冲接至CLK，控制ENT使能端实现计数），秒位计时器与分位计时器均为60进制，时位计时器为24进制。 选作部分：电子钟实现校时、清零和整点报时功能。 通过分析实验要求得出：1.控制数字电子钟分低位与时低位的使能端（ENT）输入（将使能端的输入分两部分，一种是自然输入，一种是输入相应电平信号手动控制使能信号）实现校时；2.控制数字电子钟各个位的清零端（CLRN）输入（清零端的输入分两部分，一种为自然输入，一种是输入相应电平信号手动控制清零）实现清零；3.控制验证当数字电子钟的输出为59分50秒时，与一个本电路所用的源输入脉冲信号，利用与门的特性输出相应的高低电平接通蜂鸣器实现整点报时。 【具体设计】 必做部分：设计一个数字电子时钟。 秒位计时电路设计（60进制） 秒低位计数用十进制计数器（74163改装）计数，由脉冲信号触发计数，9秒（秒低位输出1001B）时，秒低位清零；秒高位计数用六进制计数器（74163改装）计数，9秒时，秒高位芯片ENT输入高电平，由此触发计数，59秒（秒低位输出1001B，秒高位输出0101B）时，秒高位清零。如下图（2）所示： 2．分位计时电路设计（60进制） 分位计时电路与秒位计时电路计时原理相差无几，只在触发计数的使能信号量上有一定差异。分低位计数用十进制计数器（74163改装）计数，59秒时触发计数，9分59秒（分低位输出为1001H，秒高位输出0101B，秒低位输出1001B）时，分低位清零；分高位计数用六进制计数器（74163改装）计数，9分59秒时，分高位芯片ENT输入高电平，由此触发计数，59分59秒（分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B）时，分高位清零。如下图（3）所示： 3．时位计时电路设计（24进制） 时低位计数用十（或四）进制计数器（74163改装）计数，59分59秒时触发计数，9时59分59秒（时低位输出为1001B，分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B），或者23时59分59秒（时高位输出为0010B，时低位输出为0011B，分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B）时，时低位清零；时高位计数用三进制计数器（74163改装）计数，9时59分59秒时，时高位芯片ENT输入高电平，由此触发计数，23时59分59秒时，时高位清零。如下图（4）所示： 选作部分：电子钟实现校时、清零和整点报时功能。 校时电路 利用与门、或门和非门的基本特性，通过分析实验要求得出：控制数字电子钟分低位与时低位的使能端（ENT）输入（将使能端的输入分两部分，一种是自然输入，一种是输入相应电平信号手动控制使能信号）实现校时。如下图（5）