《PCB设计规范.docVIP

PCB设计规范 设计前的预评估：PCB的层数，厚度，尺寸，PCB预布局构想，以及关键信号走线要求，关键器件走线要求等。 结构布局规范 布局步骤：结构设计—抓模块—优化模块—集合模块—优化组合—微调整原件。 符合结构设计及装配要求。 根据结构图设置板框尺寸，按结构要素布置安装孔，接插件等需要定位的器件，并给这些器件赋予不可移动的属性。按工艺设计规范的要求进行尺寸标注。 根据结构限高图设置印制板的禁止布线区，禁止布局区域，根据某些元件的特殊要求，设置禁止布线区，限高区。以及考虑通风及散热要求。 符合生产工艺要求； 3.PCB布局要求 3.1通用器件布局要求 数字电路应该根据速率高、中、低速、I/O电路分区布局，如图9所示，避免高速电路噪声通过接口向外辐射。 图9：分区布局 高速电路和敏感电路应尽量远离PCB边缘。 高速电路和敏感电路之间的布局尽量隔离，以减少高频电路对敏感电路的干扰。 高速总线信号的过冲和振铃会产生比较严重的EMC问题，需要通过SI仿真采取适当的匹配措施加以抑制。 将PCB分区为独立的模拟部分和数字部分。 （a）不正确 （b）正确 图10：数模混合电路分区布局 合适的元器件布局A/D转换器跨分区放置。 图11：数模转换器连接数模分区 源端串阻应尽量放在靠近驱动器件位置；终端端接器件应尽量放在靠近接收器件位置。 去耦电容的摆放要尽量靠近芯片的电源管脚，如图12所示。 （a）最佳 （b）次之 图12：去耦电容的摆放位置 信号线以不同电平的平面作为参考平面，如图13，当跨越平面分割区域时，参考平面间的续流电容必须靠近信号的走线区域。 图13：跨接电容的位置 芯片的保护电路应尽可能靠近被保护的芯片放置，如图14。 图14：芯片的保护电路放置 I/O滤波器与变压器应该尽量靠近与其相连的连接器放置，如图15。 不正确 正确 图15：I/O滤波器位置 如果分区的数字电路与模拟电路之间有少量信号线相联系，则应在其分割开的数字地与模拟地之间搭桥，实现二地的单点连接，桥的位置应在信号线的下方，应保证所有信号线在跨越二区时都从桥的上面走线，如图16。 图16：模拟地与数字地通过桥连接 如果分区的数字电路与模拟电路之间有很多信号线相联系，且这些信号线很难集中走线，则数字地与模拟地之间不应进行分割，二地为一个完整的地层。布线时除了联接二区的信号线可以跨区外，各区内部的信号线严禁跨区走线。 3.2时钟布局要求 晶振、晶体以及相关电路应尽量布置在PCB的中间，不要靠近I/O接口或板边。 时钟电路要远离敏感器件布局。 时钟源的滤波电路尽可能的靠近振荡器的电源输入引脚，以最大程度减小环路电流。 晶振去耦电容的摆放要靠近芯片的电源管脚，并且电容的电源线和地线所包围的面积应最小。 晶体和晶振的布局要注意远离大功率的元器件、散热器等发热的器件。 晶体和晶振要尽量靠近与其相关联的IC器件。 3.3接口器件布局要求 选择具有良好高频隔离性能的隔离变压器。在PCB布局时不要破坏隔离变压器的隔离性能，尽可能不要将隔离变压器的初、次级线圈布放在同一个地层上，而是分别放在二个分割的地上，如图17 ，用户线通常应接保护地。 图17：隔离变压器布局位置 用户线上可采用共模滤波和变压器隔离，共模电感的位置必须放在收、发端接地点的电路侧。 用户线一般不应浮空，PCB上用户线参考平面接保护地。 外接电源端口的一些差模和共模滤波器件在PCB板上布局时要尽量靠近电源端口，以减小外部电源噪声耦合进板内的机会,同时也可减小PCB板内耦合出板外的噪声。图18中L1\C1\C2\C3\C4为电源入口的差模滤波器件，L2为电源入口的共模滤波器件，这些器件均应靠近电源入口放置。 图18：电源的共模/差模滤波器件 网口、电话口等端口信号线上的所加的一些抑制共模噪声的共模电感在布局时要尽量靠近端口放置，以减小板内噪声通过端口线缆传导和辐射出去，同时也可减小外部噪声通过端口线缆耦合进板内，如图19所示。 图19：外接端口共模电感布局 一些直流电源端口电源和地信号上串加的高频磁珠尽量靠近端口放置，见图20。 图20：直流电源端口部分磁珠布局 一些噪声较大的器件及电路（如晶振、时钟驱动、高速处理器、一些高速数字电路等）要尽量远离外接端口放置，以减小这些器件及电路产生的噪声通过平面和空间耦合进端口，再通过端口外接线缆传导和辐射出去。 端口部分的滤波器件要按照信号流向来布局，输入和滤波后的输出要尽量远离，以防止输入信号噪声耦合进输出信号。 各个端口之间的布局尽量不要互相交错，以防止端口之间的互相干扰。 3.4电源器件布局要求 电源部分的布局要按照电源电