数字逻辑课程实验报告.docVIP

数字逻辑课程实验报告 实验名称 存储器部件实验 实验人姓名 陈根蓉 学 ???? 号 406109070219 班 级 计算机科学与技术 实 验 时 间 2008-12-12 成 绩 石家庄经济学院信工学院  实验内容 理解计算机主存储器的分类及作用，掌握存储器的构成。 掌握ROM,RAM的工作原理及读写方法。 实验器件 ROM的结构图 RAM的结构图 实验原理 系统输入输出确定 RAM（16×8）输入输出 IN: din,adr,cs,wr,rd OUT: dout ROM(16×8)输入输出 IN: clock,reset OUT: dout VHDL程序源代码 (RAM) RAM存储器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY asynram IS GENERIC(ram_width: POSITIVE :=8; adr_width : POSITIVE :=4); --2**4×8位的RAM PORT ( din : IN STD_LOGIC_VECTOR((ra