EDA().ppt

MAX7000系列单个宏单元结构 来自其它 宏单元 的乘积项 来自本宏单元 的乘积项 时钟选择 可编程的 内部连线 阵列 例如：Lattice ispLSI10l6的IOC结构图， 由三态输出缓冲器、输入缓冲器、输入寄存器/锁存器和几个可编程的数据选择器组成。 根据数据选择器编程状态的不同组合，可得到各种可能的IOC组态形式。。 2．可编程I/O单元 输入/输出单元，简称I/O单元(或IOC)，它是内部信号到I/O引脚的接口部分。由于阵列型高密度PLD通常只有少数几个专用输入端，大部分端口均为用户自定义I/O端,而且系统的输入信号常常需要锁存，因此I/O常作为一个独立单元来处理。 Lattice公司 ispLSI10l6的IOC结构 D触发器有两种工作方式：当R/L为高电平时，它被设置成边沿触发器；而当R/L为低电平时，它被设置成锁存器。 MUX1用于控制 三态输出缓冲器 的工作状态 MUX4用于 异步/同步 输入方式 的选择 MUX2用于 输出通道选择 MUX3用于 输出极性选择 MUX5用于 时钟源选择 MUX6用于 时钟极性选择 各种可能的IOC组态 可编程连线阵列(Programmable Interconnect Array )的作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互连网络，通过可编程连线阵列可以接收来自专用输入端的信号。 3．可编程连线阵列 Logic Array Block 可编程连线阵列 2.5 FPGA基本结构 ? FPGA (Field Programmable Gate Array) 意为现场可编程门阵列，是20世纪80年代中期出现的高密度可编程逻辑器件。与前面所介绍的阵列型可编程逻辑器件有所不同，它由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。 ? Cyclone系列器件的基本可编程资源是逻辑阵列块LAB(Logic Array Block)而每个LAB由10个逻辑单元LE(Logic Element)构成。LE是Cyclone系列FPGA器件中的最小可编程单位，而每个LE中又包含有一个4输入的查找表LUT、一个可编程的寄存器以及进位/级连链逻辑等单元电路。 查找表单元内部结构 Cyclone系列器件的LE结构 2.6 CPLD与FPGA的比较 1． 结构比较 CPLD的逻辑单元由与/或阵列和可配置的输出宏单元组成，其输入变量数通常有20多个，采用类似GAL的结构。由于单元功能强大，一般逻辑在单元内均可实现，且互连关系简单。缺点是同样集成规模的芯片中触发器数量不多，可用于开发的片内ROM/RAM资源较少。因此CPLD较适合组合、逻辑型系统，该类系统逻辑相对复杂，输入变量多，对触发器的需求量相对较少。 而小单元的FPGA采用基于SRAM形式的查找表结构。这种工艺结构占用芯片面积小，速度高(1-2ns),但逻辑功能较弱,因此FPGA较适合数据、时序型系统，该类系统所需的触发器数多，逻辑相对简单。 2． 互连比较 CPLD因为单元大、功能强，使用的是集总总线，所以其特点是任意一对输入端与输出端之间的延时相等，且是可预测的。 FPGA因为单元小、互连关系复杂，所以使用的互连方式较多，有分段总线、长线、直接互连等等。对FPGA而言，实现同一个功能可能有不同的连线方案，也就是说其延时是不确定的。 CPLD与FPGA都是由逻辑单元、I/O单元和互连单元三部分组成的。I/O单元功能基本一致，逻辑单元和互连单元的结构及编程工艺则有所不同，由此带来这两种器件性能及应用上的一些差别。可从逻辑结构及互连关系两方面将CPLD与FPGA作个比较： FPGA与CPLD结构特点 连续式互连 结构 分段式互连 结构 采用连续式快速通道互连 Fast Track结构的CPLD器件 采用分段式查找表LUT 互连结构的FPGA器件 FPGA vs CPLD 集成度 FPGA可以达到比 CPLD更高的集成度 ,同时也具有更复杂的布线结构和逻辑实现。 应用场合 FPGA更适合于触发器丰富的时序系统结构 ,而 CPLD更适合于触发器有限而乘积项丰富的组合系统结构 FPGA vs CPLD 功率消耗 CPLD的缺点比较突出。一般情况下 ,CPLD功耗要比 FPGA大 ,且集成度越高越明显。 编程速度 CPLD优于 FPGA。 FPGA是门级编程 ,且 CLB之间采用分布式互连 ;而 CPLD是逻辑块级编程 ,且其逻辑块间采用集总式互连。因此,CP