第七章_状态机设计.ppt

* * 直接数字频率合成 —— DDS 实 验 （1）实验目的： 用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 实验7-1 用状态机实现序列检测器的设计 （2）实验原理： 序列检测器的工作原理已在习题7-3中作了说明。 实 验 实验7-1 用状态机实现序列检测器的设计 （3）实验内容1： 仔细完成习题7-3的全部内容，利用MAX+plusII对例7-11进行文本编辑输入、仿真测试并给出仿真波形，了解控制信号的时序，最后进行引脚锁定并完成硬件测试实验。 建议用键7（PIO11）控制复位信号CLR；键6（PIO9）控制状态机工作时钟CLK；待检测串行序列数输入DIN接PIO10（左移，最高位在前）；指示输出AB接PIO39～PIO36（显示于数码管6）。下载后：①按实验板“系统复位”键；②用键2和键1输入2位十六进制待测序列数；③按键7复位（平时数码6指示显“B”）；4、按键6(CLK) 8次，这时若串行输入的8位二进制序列码（显示于数码2/1和发光管D8～D0）与预置码相同，则数码6应从原来的B变成A ，表示序列检测正确，否则仍为B。 实 验 实验7-1 用状态机实现序列检测器的设计 （4）实验内容2： 根据习题7-3中的习题要求3，提出的设计方案重复以上实验内容（将8位待检测预置数由键4/键3作为外部输入，从而可随时改变检测密码）。 （5）实验思考题： 如果待检测预置数必须以右移方式进入序列检测器，写出该检测器的VHDL代码（两进程符号化有限状态机），并提出测试该序列检测器的实验方案。 （6）实验报告： 根据以上的实验内容写出实验报告，包括设计原理、程序设计、程序分析、仿真分析、硬件测试和详细实验过程。 实 验 实验7-2 用状态机对ADC0809的采样控制电路实现 （1）实验目的：学习用状态机对A/D转换器ADC0809的采样控制电路的实现。 （2）实验原理：ADC0809的采样控制原理已在习题7-6中作了详细说明。 （3）实验内容：利用MAX+plusII对例7-12进行文本编辑输入和仿真测试；给出仿真波形。最后进行引脚锁定并进行测试，硬件验证例7-12电路对ADC0809的控制功能。 实 验 实验7-2 用状态机对ADC0809的采样控制电路实现 测试步骤：根据附图1-12，建议引脚锁定为：START接PIO34，OE接PIO35，EOC接PIO8，ALE接PIO33，状态机时钟CLK接clock0（PIN2，可选“65536Hz”或更高），ADDA接PIO32（ADDB和ADDC都接GND），ADC0809的8位输出数据线接PIO23～PIO16，锁存输出Q显示于数码8/数码7（PIO47～PIO40）， 设目标器件是EPF10K10，建议选择实验电路结构图NO.5（即结构图NO.5A，附图1-12，由该图可见，ADC0809的转换时钟CLK已经事先接有750KHz的频率），将实验系统左下角选择插针处的“转换结束”和“A/D使能”用跳线幅短接。下载目标文件后，可用螺丝刀旋转实验系统左下角的电位器，以便为ADC0809提供变化的待测模拟信号，这时数码管8和7将显示ADC0809采样输出并被锁存的数字值（16进制）。 实验板中ADC0809 电路原理图，注意 与目标器件的连接 方法 选择实验电路 模式5！ 根据此表锁 定引脚 ADC0809 0809将0-5V输入 模拟电压通过 FPGA中的状态机 转换输出为16进 制数：“9D” 旋转此电位器 可改变0809的 输出 注意转换输出 已改变为：7C 注意，此项实验必须将此2拨 码向下拨，功能请参考使用 说明。实验结束后，将它们 向上拨回原位 实 验 实验7-2 用状态机对ADC0809的采样控制电路实现 （4）实验思考题：在不改变原代码功能的条件下将例7-12表达成用状态码直接输出型的状态机。 （5）实验报告：根据以上的实验要求、实验内容和实验思考题写出实验报告。 实 验 实验7-3 含有FIFO存储器的A/D采样控制电路设计 （1）实验目的：掌握LPM模块VHDL元件定制、调用和使用方法；熟悉含有LPM模块的VHDL电路描述程序的设计、编译和硬件实验流程；了解HDL文本描述与原理图混合设计方法（注，本实验应在完成第8章的学习后进行）。 （2）实验原理：在第8、10小节中，对含有FIFO的A/D采样控制电路系统AD_FIFO的工作原理作了详细的说明，并给出了它的原理图（图8-3）及其VHDL程序，（例8-25）。 （3）实验内容1：根据第8章第10节的电路原理描述和设计流程，A/D采样控制