《精》汇编与接口技术.pptVIP

一、总线分类 1、按传送信息性质分 1）数据总线 2）地址总线 3）控制总线 2、按PC机系统的不同层次和位置分 1）内部总线 处于微处理器芯片内部的总线 2）局部总线 在PCB板上连接主板上各主要部件的总线 3）外部总线（又称为通信总线） 微型计算机系统与系统、微型计算机系统与外部设备之间的通信总线 二、总线操作 微处理器通过总线的各种操作，统称为总线操作。 总线操作周期：主从设备之间完成一次完整的信息交换。 （1）AD7～AD0 低8位地址/数据线.利用内部的多路开关，数据与低8位地址分时复用这些引线.当CPU访问存储器或外设时，先输出访问地址，由外部锁存器锁存地址，再读/写所需要的数据 （2）A15～A8 中间8位地址线.8088内部锁存 （3）A19～A16/S6～S3 高四位地址/状态线.地址与状态分时复用.访问外设时，4位地址线不用. 存储器的读/写和I/O操作时这些线用来输出状态信息： S6 S5 S4 S3 0 F的IF位 0 0 ES 0 1 SS 1 0 CS 1 1 DS 分两种：一种8088组态有关的线，另一类是与组态无关的线 (1)MN/MX 控制8088工作与什么组态.接电源（+5V），8088处于最小组态，接地，8088处于最大组态 (2)最小组态下的控制信号线 IO/M 输入输出/存储器选择信号.输出低电平→访存；输出高电平→访问I/O端口 WR 写信号.低电平有效，在执行存储器或I/O端口的写操作时输出的一个选通信号 INTA 中断响应信号.低电平有效.是8088响应外部INTR而发出的中断响应信号 ALE 地址锁存允许信号. 是8088发出的选通脉冲，将AD7～AD0和A19/S6～A16/S3上出现的地址锁存到外部地址锁存器中 DT/R 数据发送/接收信号. 低电平→接收数据，高电平→发送数据 DEN 数据允许信号.低电平有效 SSO 系统状态输出信号.与IO/M、DT/R一起，反映8088所执行的操作 HOLD 保持请求信号.用于直接存储器存取操作，即DMA请求输入信号 HLDA 保持响应信号.DMA响应回答信号 (3)最大组态下的控制信号线 S2，S1，S0 3个状态信号. 其译码输出作为8088工作在最大组态时，对存储器和I/O端的口读/写操作信号. 3个状态信号与CPU所执行的操作见P177,表4-1 RQ/GT0、RQ/GT1 总线请求/允许信号. 双向，低电平有效. 两个外设同时发出总线请求时，RQ/GT0优先权高于RQ/GT1 LOCK 锁定信号.低电平有效.该信号由前缀指令LOCK使其有效；有效时，别的总线设备不能取得对系统3总线的控制权 QS0，QS1 队列状态信号.用于提供8088指令队列状态 (4)与组态无关的引线 RD 读选通信号.低电平时有效，表示正在进行存储器或I/O读操作 READY 准备就绪信号.是CPU寻址的存储器或I/O口送来的响应信号 TEST 测试信号.它是由WAIT指令测试的信号.低电平时，执行WAIT后面的指令；高电平时，CPU进入空转等待状态 INTR 中断请求信号.它是外设发来的可屏蔽中断请求信号，可由标志寄存器中的中断允许标志位来屏蔽 NMI 非屏蔽中断请求信号.它是边沿触发信号，是不可屏蔽的 RESET 复位信号 VCC 电源线.要求加5V±10%的电压 GND 地线.8086/8088有两条地线，这两条地线都要接地 CLK 时钟信号.一般由时钟信号发生器8284输出，它提供8088的定时操作.8088的标准时钟频率为5MHz 4.3 Pentium的CPU总线 6.最大组态下的8088CPU系统 最大组态下的8088 CPU系统如图 ： 8088工作于最大组态 8288工作在 系统总线方式 管理系统中断 系统地址总线 系统数据总线 8288控制形成 控制总线 1.指令周期、总线周期和T状态 计算机是在程序控制下工作的，每条指令的执行，都要经过取指，译码，执行三个阶段，这些操作都是在时钟脉冲CLK的统一控制下一步一步进行的，它们都需要一定的时间 4.2.3 8088的时序 T状态→CPU处理动作的最小单位，即一个时钟周期. 如：8088的时钟频率为5MHz，故时钟周期或1个T状态为200ns 指令周期→执行一条指令所需要的时间. 8088中不同指令的指令周期是不等长的.最短2个时钟周期，最长200个时