《精》计算机组成原理教学课件.pptVIP

第二章 运算方法和运算器 2.1 数据与文字的表示 2.2 定点加法、减法运算 2.3 定点乘法运算 2.4 定点除法运算 2.5 定点运算器的组成 2.6 浮点运算与浮点运算器 2.7 本章小结 　 2.1.1 数据格式 在选择计算机的数的表示方式时，需要考虑以下几个因素： （1）要表示的数的类型（小数、整数、实数和复数）； （2）可能遇到的数值范围； （3）熟知精确度； （4）数据存储和处理所需要的硬件代价。 　　 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 在流水线处理中，当任务饱满时,任务源源不断的输入流水线，不论有多少级过程段，每隔一个时钟周期都能输出一个任务。从理论上说，一个具有k 级过程段的流水线处理 n 个任务需要的时钟周期数为： Tk＝k＋(n－1) 其中k个时钟周期用于处理第一个任务。k个周期后，流水线被装满，剩余的n－1个任务只需n－1个周期就完成了。 如果用非流水线的硬件来处理这n个任务,时间上只能串行进行,则所需时钟周期数为： TL＝n·k　　 将TL和Tk的比值定义为k级线性流水线的加速比： 　　　　　　　　　　　　　 当 nk 时, Ck－k 。这就是说,理论上k级线性流水线处理几乎可以提高k倍速度。但实际上由于存储器冲突、数据相关,这个理想的加速比不一定能达到。 （加速比：完成同样一批任务不使用流水线所需时间 与使用流水线平均执行所需时间之比） 2.流水线浮点加法器 浮点数加减法由0操作数检查、对阶操作、尾数操作、结果规格化及舍入处理共4步完成，因此流水线浮点加法器可由4个过程段组成。 [例29]上述演示中 ,(1)假设每个过程段所需的时间为：求阶差 τ1＝70ns,对阶 τ2＝60ns,相加τ3＝90ns,规格化 τ4＝80ns,缓冲寄存器L的延时为 tl＝10ns,求 4 级流水线加法器的加速比为多少？(2)如果每个过程段的时间相同,即都为75ns,(包括缓冲寄存器时间),加速比是多少？ [解:] (1)加法器的流水线时钟周期至少为 τ＝90ns＋10ns＝100ns 如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为 τ1＋τ2＋τ3＋τ4 ＝300ns 因此,4级流水线加法器的加速比为 Ck＝300/100＝3 (2) 当每个过程段的时间都是75ns时,加速比为 Ck＝300/75＝4 [例30] 已知计算一维向量ｘ,ｙ的求和表达式如下： ｘ ｙ ｚ ?? 5620.5 0 114.3 69.63.14 ?? ＋ ?? 6514.6 336 7.2 72.8 1.41 ?? ＝ ?? 12135.1336121.5142.44.55? ?? 试用4段的浮点加法流水线来实现一维向量的求和运算,这4段流水线是阶码比较、对阶操作、尾数相加、规格化。只要求画出向量加法计算流水时空图。 2.6.4 浮点运算器实例 　　　　　　 1.CPU之外的浮点运算器 80×87是美国Intel公司为处理浮点数等数据的算术运算和多种函数计算而设计生产的专用算术运算处理器。由于它们的算术运算是配合80×86CPU进行的，所以又称为协处理器。 80×87浮点运算器特点和内部结构。 (1)以异步方式与80386并行工作 80×87相当于386的一个I/O部件，本身有它自己的指令，但不能单独使用，它只能作为386主CPU的协处理器才能运算。 如果386从主存读取的指令是80×87浮点运算指令，则它们以输出的方式把该指令送到80×87，80×87接受后进行译码并执行浮点运算。 80×87进行运算期间，386可取下一条其他指令予以执行，因而实现了并行工作。 如果在80×87执行浮点运算指令过程中386又取来了一条80×87指令，则80×87以给出“忙”的标志信号加以拒绝，使386暂停向80×87发送命令。 只有待80×87完成浮点运算而取消“忙”的标志信号以后，386才可以进行一次发送操作。 (2)可处理包括二进制浮点数、二进制整数、和压缩十进制数串三大类7种数据，其中浮点数的格式符合IEEE754标准。7种数据类型在寄存器中表示如下： 80