优·第2讲 引脚功能.pptVIP

本次课程的教学内容 一、CPU的程序设计模型 二、CPU的寄存器介绍 三、MCS-51单片机引脚介绍 教学目的 掌握CPU的程序设计模型 了解MCS-51的引脚功能 教学重难点 教学重点： AC（PSW.6）——辅助进位标志位。 在进行加减运算中，当低4位向高4位进位或借位时，AC由硬件置“1”，否则AC位被清“0”。 在BCD码调整中也要用到AC位状态。 RS1和RS0（PSW.4，PSW.3）——寄存器组选择位。 它们被用于选择CPU当前使用的通用寄存器组。通用寄存器共有4组，其对应关系如下： OV（PSW.2）——溢出标志位。 在带符号数加减运算中，OV=1表示加减运算超出了累加器A所能表示的符号数有效范围（-128 ～ +127），即产生了溢出，因此运算结果是错误的，否则，OV=0表示运算正确，即无溢出产生。 在乘法运算中，OV=1表示乘积超过255，即乘积分别在B与A中，否则，OV=0，表示乘积只在A中。 在除法运算中，OV=1表示除数为0，除法不能进行，否则，OV=0，除数不为0，除法可正常进行。 P（PSW.0）——奇偶标志位。 表明累加器A中内容的奇偶性。如果A中有奇数个“1”，则P置“1”，否则置“0”。凡是改变累加器A中内容的指令均会影响P标志位。 此标志位对串行通信中的数据传输有重要的意义。在串行通信中常采用奇偶校验的办法来校验数据传输的可靠性。 F0（PSW.5） 、F1（PSW.1）——用户标志位。 这是一个供用户定义的标志位，需要利用软件方法置位或复位，用以控制程序的转向。 80C51共有4个8位并行I/O端口：P0、P1、P2、P3口，共32个引脚。P3口还具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。 第 2 讲 80C51单片机的引脚功能 襄樊职业技术学院信息技术系 CPU的程序设计模型、程序计数器PC、程序状态字PSW 教学难点： 程序状态字PSW MCS-51 单片机结构框图 CPU的程序设计模型 80C51 CPU A(累加器) B(寄存器) PC(程序计数器) SP(堆栈指针) DPTR(数据指针) PSW(程序状态字) 累加器为8位寄存器，是最常用的专用寄存器，功能较多，地位重要。它既可用于存放操作数，也可用来存放运算的中间结果。 MCS-51单片机中大部分单操作数指令的操作数就取自累加器，许多双操作数指令中的一个操作数也取自累加器。 累加器（ACC—Accumulator） B寄存器是一个8位寄存器，主要用于乘除运算。 乘法运算时，B存乘数。乘法操作后，乘积的高8位存于B中。 除法运算时，B存除数。除法操作后，余数存于B中。 此外，B寄存器也可作为一般数据寄存器使用。 B寄存器 PC用于存放CPU下一条要执行的指令地址, 是一个 16 位的专用寄存器, 可寻址范围是0000H~0FFFFH共 64 KB。 程序中的每条指令存放在ROM区的某一单元, 并都有自己的存放地址。 CPU 要执行哪条指令时, 就把该条指令所在的单元的地址送上地址总线。 在顺序执行程序中, 当PC的内容被送到地址总线后, 会自动加 1, 即(PC)← (PC)+1, 又指向CPU 下一条要执行的指令地址。 程序计数器PC（Program Counter） 堆栈是在内部RAM专门开辟出来一个特殊的存储区，用来暂存数据和地址，主要用于子程序调用及返回和中断处理断点的保护及返回, 它在完成子程序嵌套和多重中断处理中是必不可少的。 它是按“先进后出”的原则存取数据的。堆栈共有两种操作：进栈和出栈。 SP是一个8位寄存器，专用于指出堆栈顶部数据的地址。系统复位后，SP的内容为07H，从而复位后堆栈实际上是从08H单元开始的。但08H～1FH单元分别属于工作寄存器1～3区，如程序要用到这些区，最好把SP值改为1FH或更大的值。 堆栈指针SP（Stack Pointer） 数据指针DPTR是一个 16 位的专用寄存器, 其高位字节寄存器用DPH表示,低位字节寄存器用DPL表示。既可作为一个 16 位寄存器DPTR来处理, 也可作为两个独立的 8 位寄存器DPH和DPL来处理。 