2.寻址方式.ppt

第3章 CPU原理 CPU的主要功能是执行存放在主存储器中的程序即机器指令。CPU是由控制器和运算器。 本章概述 本章重点在于：CPU基本组成与指令流程。这涉及到建立整机概念的核心问题：CPU如何执行指令，计算机如何存储信息，如何控制输入/输出。 1。CPU的的基本组成 2。拟定指令流程 1、CPU的的基本组成 在理解CPU的组成时需要抓住以下几点： （1）ALU部件，以及它的输入与输出方式。 （2）用于运算的一组寄存器R0-R3或暂存器C、D、Z （3）用于控制的一组寄存器：指令寄存器IR、程序计数器PC、程序状态字寄存器PSW （4）与访存相关的一组寄存器：存储器地址寄存器MAR，存储器数据状态字寄存器MDR，堆栈指针SP （5）内部总路线的连接方式，如何向它发送信息，它又如何输出信息 （6）CPU如何通过系统总路线与主存、I/O设备连接 2、拟定指令流程 指令流程体现了计算机工作原理中一个核心内容：CPU怎样执行程序指令？考核方式是给出一条特定的指令，以模型机CPU内部组成为背景，用指令语句描述其读取与执行流程。关键是要熟练掌握几种基本寻址方式的实现过程，分清谁是源地址、谁是目的地址，操作码是什么？ 例如：拟出指令MOV -（SP），X（R0）读取与执行流程。 学习内容： 3．1 算术逻辑运算部件ALU 3．2 运算方法 3．3 CPU模型的组成及其数据通路 3．4 时序控制方式 3．5 指令的执行与组合逻辑控制器 3．6 微程序控制器 学习目标： 理解全加器的逻辑式和结构，并行加法器及所采用的进位链、多功能算术逻辑运算部件SN74181的功能。 掌握初码定点加减运算、移位操作，理解浮点加减运算、十进制加法运算，掌握无符号整数一位乘法并了解其逻辑实现，掌握无符号整数一位除法，了解浮点乘除运算。 学习目标： 掌握模型机的基本组成、数据通路及数据传送，掌握微命令的基本形式。 理解控制器的功能，掌握指令流程及组合逻辑控制器的工作原理。 掌握微型程序控制的概念，了解微指令的编码方式和顺序控制方式，了解微指令的格式。 重点难点： 补码定点加减运算、无符号整数一位乘法和除法。（难点） 模型机的基本组成、数据通路及数据传送，微命令的基本形式。 指令流程及组合逻辑控制器的工作原理。（重点） 课时安排： 9课时。 媒体使用： 使用多媒体投影，主要采用PowerPoint准备的电子教案。 § 3.1 算术逻辑运算部件ALU ALU是一种功能较强的组合逻辑电路，有时被称为多功能函数发生器。 ALU的核心是加法器。 ALU主要完成对二进制代码的定点算术运算和逻辑运算。 § 3.1.1 加法单元 全加器与半加器： An An-1…Ai…A2 A1 A0 Bn Bn-1…Bi …B2 B1 B0 + Cn Cn-1…Ci …C2 C1 C0 全加器为考虑三个输入的加法单元，半加器为考虑两个输入的加法单元。 用半加器构成全加器 （1）半加求和可用异或门实现： 半加和=AiOBi （半加器的逻辑式） 半加器又称为异或门 （2）全加器=两个半加，其逻辑式： Σi=AiOBiOCi C i+1=AiBi+(AiOBi)Ci 因逻辑门电路均存在延迟时间，全加器电路是一个延迟部件，其特性将影响全加器的速度。 § 3.1.2 并行加法器与进位链结构 并行加法器：是用n位全加器实现两个n位操作数各位同时相加，其中的全加器的位数与操作数的位数相同。 并行加法器的最长时间是由进位信号的传递时间决定的，而每位全加器本身的求和延迟是次要的因素。所以，加快进位的产生和传递是提高其速度的关键。 进位链：并行加器中传递进位信号的逻辑线路，称为~ 1. 基本进位公式： C i+1=AiBi+(AiOBi)Ci 2. 并行加法器的串行进位： （1）串行进位的并行加法器是将n个全加器串接起来，就可进行两个n 个位数相加。 （2）串行进位方式：是指相加的进位逐级形成的，每一级的进位直接依赖于前一级的进位。称为~（行波进位） （3）串行进位的延迟时间较长。 （4）串行进位的逻辑表达式：见教材P61。 3. 并行进位（先行进位，同时进位） （1）定义：同时形成各级进位信号的方法，称为~。 （2）采用并行进位的加法器的运算速度较快，但是以增加硬件逻辑线路为代价的。 § 3.1.3 ALU举例 1. SN74181外特性 2. SN74181内部结构 3. SN74181功能表 4. 用SN74181构成多位的ALU § 3.2 运算