方波信号发生器设计--精.docVIP

方波信号发生器设计实验目的:进一步熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。 二．实验原理: 方波波信号发生器由四部分组成：计数器或地址发生器（这里选择6位）。信号数据ROM（6位地址线、8位数据线），含有64个8位数据（一个周期）。VHDL顶层设计。8位D/A（实验中用DAC0832代替）。图1所示的信号发生器结构框图中，顶层文件singt.vhd在FPGA中实现，包含两个部分：ROM的地址信号发生器，由6位计数器担任；一个方波数据ROM，由LPM_ROM模块构成。LPM_ROM底层是FPGA中的EAB、ESB或M4K等模块。地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出的频率f的关系是：f = f0/64。 图1 方波信号发生器结构框图 实验内容:1新建一个文件夹。利用资源管理器，新建一个文件夹,如：e : \SIN_GNT 。注意，文件夹名不能用中文。2.输入源程序。打开 QuartusII，选择菜单“File” “New”，在 New 窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”。然后在 VHDL 文本编译窗中键入VHDL 程序library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity square is port(clk,clr:in std_logic; q:out integer range 0 to 255 ); end entity; architecture behav of square is signal a:bit; begin process(clk,clr) --计数分频 variable cnt:integer range 0 to 32; begin if(clr=0) then a=0; elsif clkevent and clk=1 then if cnt31 then --进行32分频 cnt:=cnt+1; else cnt:=0; a=not a; end if; end if; end process; process(clk,a) --信号输出 begin if clkevent and clk=1 then if a=1 then q=255; else q=0; end if; end if; end process; end behav; 3. 建立.mif 格式文件首先选择 ROM 数据文件编辑窗，即在 File 菜单中选择“New”，并在 New 窗中选择“Other files”项，并“Memory Initialization File”（图 3-11），点击 OK 后产生 ROM 数据文件大小选择窗。这里采用 64 点 8位数据的情况，可选 ROM 的数据数 Number 为 64，数据宽 Word size 取 8 位。点击“OK”，将出现空的 mif数据表格，表格中的数据为 10 进制表达方式，任一数据（如第三行的 99）对应的地址为左列于顶行数之和。将波形数据填入此表中，完成后在 File 菜单中点击“Save as”，保存此数据文件，在这里不妨取名为romd.mif利用 Mega Wizard Plug-In Manager 定制数据 ROM 步骤如下设置 Mega Wizard Plug-In Manager 初始对话框。在 Tools 菜单中选择“Mega Wizard Plug-In Manager”，产生图 3-14的界面，选择“Create a new custom…”项，即定制一个新的模块。点击“Next”后，产生图 3-15 对话框，在左栏选择“Storage”项下的 LPM_ROM，再选“Cyclone”器件和 VHDL 语言方式，最后键入 ROM 文件存放的路径和文件名点击“Next”。 5.创建.bdf文件，连接引脚，如图：