集成電路设计论文-刘强-20111060190.docVIP

《集成电路设计导论》期末论文 ——4路数据选择器电路设计、仿真与版图设计 学院：信息学院 专业：电子信息工程 姓名：刘 强 学号：20111060189 任课老师：梁竹关 摘 要 数据选择器在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，也称多路选择器或多路开关。 1 第一章、电路分析 2 1、CMOS反相器 2 2、CMOS与非门 2 3、2选1数据选择器 3 4、4位数据选择器 4 图1.4 四位数据选择器逻辑电路结构 4 第二章、数据选择器的电路仿真 5 1、CMOS反相器与CMOS与非门电路图设计 5 2、2选1数据选择器电路图 6 3、4路数据选择器电路仿真 6 4、4路数据选择器电路仿真结果分析 8 第三章、CMOS反相器的版图设计 8 1、NMOS管和PMOS管版图设计 9 2、CMOS反相器和CMOS与非门的版图设计 10 3、2选1数据选择器版图设计 11 3、4路数据选择器版图设计 11 4、焊盘的添加 12 第四章、结束语 15 前 言 当今社会是一个电子信息的时代，电子设计当然也是人们关注的一个焦点问题，怎样设计出一些具有多方优点的电路及其器件又是当下需要解决的任务，但是这些优点中，某些优点又是相互矛盾的，怎样设计达到最优的效果又是一个值得解决的问题。 以MOS管作为开关元件的门电路称为MOS门电路。由于MOS型集成门电路具有制造工艺简单、集成度高、功耗小以及抗干扰能力强等优点，因此它在数字集成电路产品中占据相当大的比例。与TTL门电路相比，MOS门电路的速度较低。MOS门电路有三种类型：使用P沟道管的PMOS电路、使用N沟道管的NMOS电路和同时使用PMOS和NMOS管的CMOS电路。其中CMOS性能更优，因此CMOS门电路是应用较为普遍的逻辑电路之一。利用CMOS逻辑电路就可以设计出各种功能的逻辑电路，与非门就是其中比较简单的一种。 CMOS电路的优点:??????? （1）微功耗。CMOS电路静态电流很小，约为纳安数量级。? （2）抗干扰能力很强。输入噪声容限可达到VDD/2。? （3）电源电压范围宽，多数CMOS电路可在3～18V的电压范围内正常工作。? （4）输入阻抗高。? （5）负载能力强。CMOS电路可以带50个同类门以上。? （6）逻辑摆幅大（低电平0V，高电平VDD?）。 第一章、电路分析 1、CMOS反相器 反相器逻辑符号和电路图如图1.1. 图1.1 CMOS反相器工作原理图 电路图工作原理 当Ui=UIH?=?VDD,VTN导通,VTP截止,Uo?=Uol≈0V? 当Ui=?UIL=0V时,VTN截止,VTP导通,UO?=?UOH≈VDD?? 2、CMOS与非门 与非门逻辑符号和电路图如图1.2.? ??? 图1.2 CMOS与非门工作原理图 电路工作原理 下拉管由串联的两个NMOS组成，上拉管则由两个并联的PMOS组成。两个输入信号A和B分别加在两对互补的NMOS管和PMOS管的栅极上，输出由他们的漏极引出。 当两个输入端A和B都为高电平时，两只NMOS下拉管都导通，而两只PMOS上拉管都截止，电源Vdd到地之间没有电流通路形成，输出被导通的NMOS下拉管拉到低电平0，即输出为低电平0.只要两个输入端A、B有低电平输入，其相应的PMOS上拉管导通，但NMOS下拉管截止，电源Vdd到地之间没有电流通路形成，输出被导通的PMOS上拉管拉到高电平Vdd。由此可知，该电路实现与非逻辑功能。 3、2选1数据选择器 2选1数据选择器功能表如表3.1 表3.1 2选1数据选择器功能表 得到2选1数据选择器逻辑表达式为 由逻辑表达式得到图1.3所示的2选1数据选择器逻辑电路 图3.1 2选1数据选择器逻辑电路 4、4位数据选择器 图1.4 四位数据选择器逻辑电路结构 第二章、数据选择器的电路仿真 1、CMOS反相器与CMOS与非门电路图设计 同样，首先必须先正确安装LTspice IV软件。打开LTspice IV 软件，按照CMOS管的电路连接原理，在LTspice IV软件下，电路原理图，并设