{新}方波信号发生器设计.docVIP

方波信号发生器设计实验目的:进一步熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。 二．实验原理: 方波波信号发生器由四部分组成：计数器或地址发生器（这里选择6位）。信号数据ROM（6位地址线、8位数据线），含有64个8位数据（一个周期）。VHDL顶层设计。8位D/A（实验中用DAC0832代替）。图1所示的信号发生器结构框图中，顶层文件singt.vhd在FPGA中实现，包含两个部分：ROM的地址信号发生器，由6位计数器担任；一个方波数据ROM，由LPM_ROM模块构成。LPM_ROM底层是FPGA中的EAB、ESB或M4K等模块。地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出的频率f的关系是：f = f0/64。 图1 方波信号发生器结构框图 实验内容:1新建一个文件夹。利用资源管理器，新建一个文件夹,如：e : \SIN_GNT 。注意，文件夹名不能用中文。2.输入源程序。打开 QuartusII，选择菜单“File” “New”，在 New 窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”。然后在 VHDL 文本编译窗中键入VHDL 程序library ieee; use ieee.std_logic_1164.all; use ieee.