存储器与CPU的连接[精选].ppt

* * 5.4 存储器与CPU的连接 数据线 IO/M 高位地址 CPU （子系统） WR 低位地址 RAM CS WE 芯片地址 ROM CS 芯片地址 译 码 器 AB DB 5.4.1 存储器与CPU连接应考虑的问题 1．存储器类型选择 RAM最大的特点是其存储的信息可以在程序中用读／写指令随机读写，但掉电时信息丢失。所以RAM一般用于存储用户的调试程序（或程序存储器中的用户区）、程序的中间运算结果及掉电时无需保护（存）的I/O数据及参数等。 ROM中的内容掉电不易失，但不能随机写入，故一般用于存储系统程序（监控程序）和无需在线修改的参数等。 2．CPU总线的负载能力 通常CPU总线的直流负载能力（也称驱动能力）为一个TTL器件或20个MOS器件。因存储器基本上是MOS电路，直流负载很小，所以在小型系统中CPU可直接与存储器芯片连接。 而当CPU总线上需挂接的器件超过上述负载时，就应考虑在其总线与挂接的器件间加接缓冲器或驱动器，以增加CPU的负载能力。常用的驱动器和缓冲器有单向的74LS244以及Intel8282、8283等，用于单向传输的地址总线和控制总线的驱动；对双向传输的数据总线通常采用数据收发器74LS245或Intel8286、8287等实现驱动。 3．存储器的地址分配和片选问题 内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，所以内存的地址分配是一个重要的问题。 存储器芯片单片的容量有限，由多片存储器芯片组成一个存储器系统，要求正确解决片选问题。 4．CPU的时序和存储器的存取速度之间的配合问题 CPU在取指令和读写操作、存储器芯片读/写都有相应的固定时序。 选用存储芯片时，必须考虑它的存取时间与CPU的固定时序之间的匹配问题，即时序配合问题。 5.4.2 存储器容量的扩充 当一片存储器芯片的容量不能满足系统要求时，需多片组合以扩充位数或单元数。这就是所谓的存储器容量扩充。 字扩充：扩充存储器的存储单元，如果把存储器视为一个矩阵，这字扩充就是行扩充 位扩充：扩充存储器的一个单元的位数，也就是矩阵的列扩充。 下面以SRAM 6264为例说明存储器容量扩充的方法，ROM的处理方法与之相同。 1．位（并联）扩充 用2片8K×8位的6264扩充形成8K×16位的芯片组： 除了数据线外，对应相连 2．字（串联）扩充 用4片8K×8位芯片6264构成32K×8位的存储芯片组： 这32K单元的地址范围在4个芯片中的分配如下表所示： 4片存储器内部的地址（A12～A0）都是相同（重复）的，但增加了A14、A13后，它们对外的地址就是连续（不重复）的了，故称地址线A12～A0实现片内寻址，A14、A13实现片间寻址。 再扩充单元数：将这8个芯片组组合成8K×8位存储区。显然，8K存储单元需要13根地址线（213=8K），比原来每片的10根地址线多了3根，可用3－8译码器芯片74LS138 3．位和字同时（串并联）扩充 当存储器的位数和单元数都需要扩充时，如用16片1K×4位芯片构成8K×8位存储区： 先扩充位数：每2个芯片（2×4位=8位）一组，构成8个1K×8位芯片组； 138译码器 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 ××× 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 1 … 1 1 1 0 1 1 1 1 1 1 1 G1 Y7 G2A Y6 G2B Y5 Y4 138 Y3 C Y2 B Y1 A Y0 ≠1 0 0 =1 0 0 使能输入端 0# A9~A0 D3~D0 CS 2# A9~A0 D3~D0 CS 4# A9~A0 D3~D0 CS 6# A9~A0 D3~D0 CS 1# A9~A0 D3~D0 CS 3# A9~A0 D3~D0 CS 5# A9~A0 D3~D0 CS 7# A9~A0 D