VHDL參考资料.doc

VHDL 语言 前言 1．VHDL语言简介 VHDL语言（VHSIC Hardware Description Language，甚高速集成电路硬件描述语言）是一种设计、仿真、综合的标准硬件描述语言，是对可编程逻辑器件进行开发与设计的重要工具，其优点是：支持自上而下和基于库的设计，支持范围广，具有多层次描述系统硬件功能的能力。VHDL语言已成为IEEE的一种工业标准，是实现信息系统硬件开发所必备的知识和技能。 2．本课程的主要内容： 数字系统硬件设计描述 VHDL语言程序的基本结构 VHDL语言的数据类型与运算操作符 VHDL语言构造体的描述方式 VHDL语言的主要描述语句 基本逻辑电路设计 仿真与逻辑综合 MAXPLUS II 使用说明 ACTIVE HDL 使用说明 电路设计实例 3． 参考教材 《VHDL硬件描述语言与数字逻辑电路设计》 侯伯亨 顾新 西安电子科技大学出版社 1999； 《VHDL编程与仿真》王毅平 张振荣 人民邮电出版社 2000年7月 数字系统硬件设计概述 1. 1 传统的系统硬件设计方法 采用自下而上（Ｂottom Ｕｐ）的设计方法 采用通用的逻辑元、器件 在系统硬件设计的后期进行仿真和调试 主要设计文件是电原理图 1．2 利用硬件描述语言（ＨＤＬ）的硬件