第6章_1 内存储器及接口基本技术幻灯片.pptVIP

* * 时序：三总线各信号间的定时关系，完成存贮器与I/O间的读写操作。 8086的主要时序：总线读写、I/O读写、I/O中断、启动和复位。 时钟周期 T：CPU工作的时间基准。8086的主时钟周期4.77MHZ。 总线周期： 4T周期完成一个总线操作，即一个操作数的读写操作。 指令周期：完成一条指令的时间，由整数个总线周期构成，长度不等。 空闲周期 TI：无总线操作时进入空闲周期，插入的个数与指令有关。 前一总线为写：AD0~AD15输出前次数据。 前一总线为读：D0~D15处于高电阻态。 8086 373 G D D CB BHE/S7 DEN DT/R RD WR IO A16~A19 ALE AD0~AD15 CLK READY RESET M/ 8284 RES A0~A19 245 DIR G A B D0~D15 INTA INTR NMI HOLD HLDA RD WR INTA INTR NMI HLDA HOLD M/IO 5.2 8086/8088系统总线时序 单向输出读操作有效信号，与 完成存贮器和I/O读取操作。 M/IO RD =0，读I/O设备 =0，读存贮器 RD RD M/IO =0 =1 几种基本时序分析： 一、读操作 T4 T3 T2 T1 CLK ALE A19/S6~A16/S3 AD15~AD0 M/IO RD DEN DT/R T1：地址周期 AD0~AD15 A16/S3~A19/S6： ALE：地址锁存 ：收发方向 DT/R 地址信号 373 G D D A16~A19 A0~A19 AD0~AD15 ALE OE T2：数据准备周期 T3：数据读取（采样）周期 AD0~AD15上出现D0~D15有效数据信号, CPU采样AD0~AD15读取数据。 T4：结束周期 为下一总线周期作准备，共4T周期完成了数据的读取。 T4 T3 T2 T1 CLK ALE A19/S6~A16/S3 AD15~AD0 M/IO RD DEN DT/R AD0~AD15：浮空转换为无效信号 A16/S3~A19/S6：S3~S6信号 ALE=0：锁存结束 RD DT/R DEN 工作于B到A为输入状态 245 DT/R G D0~D15 DEN DT/R AD0~AD15 A B 二、写操作 4T周期完成一个数据的写入。 WR DT/R =0，读 =1，写 RD T4 T3 T2 T1 CLK ALE A19/S6~A16/S3 AD15~AD0 M/IO WR DEN DT/R T4 T3 T2 T1 CLK ALE A19/S6~A16/S3 AD15~AD0 M/IO RD DEN DT/R 硬件中断：I/O部件产生的中断。 NMI：不可屏蔽中断，无中断响应过程，发生中断立即执行。 INTR：可屏蔽中断，当IF=1允许，IF=0时禁止 。 软件中断：指令中断，实际上为一种过程调用方法。 三、中断及中断操作 中断：打断主程序的正常执行顺序与I/O进行数据传送一种方法。 中断类型码：中断服务程序的编号，寻址中断服务程序。 中断操作时序： Ti T4 T3 T2 T1 CLK ALE AD7~AD0 INTA T4 T3 T2 T1 中断类型码 INTA 2、第二次 =0，外设经D0~D7送中断类型码给数据总线，CPU读取中 断类码，进入中断服务程序。 1、第一次 =0，中断被CPU响应，一个总线周期完成 INTA 四、系统的复位和启动 有效的复位操作： 内部RESET T4 T3 T2 T1 CLK RESET输入 BUS 1 输入复位操作信号。 2 时钟上升沿启动复位操作。 3 时钟下降沿进入复位状态。 1、输入RESET=1＞4T时钟周期 2、初次加电RESET=1 ＞ 50ms 复位状态： 1、AD0~AD15 、A16/S3~A19/S6浮空。 2、ALE、HLDA低电平无效。 3、其它控制信号先变高再浮空。 4、寄存器状态：AX、BX、CX、DX、SI、DI、BP、SP、FR、DS、SS、ES、 IP=0、CS=FFFFH。 5、指令队列变为空。 特别说明： CS:IP=FFFFH:0000H复位时第一条指令的地址所在。 第6章 半导体存储器 存储器: 存放程序和数据的部件 内存(主存储器): 直接连接总线上，通常由半导体存储器组成。 外存(辅助存贮器): 经接口电路与总线相连接，存放永久保存的程序和数据,通常指磁盘、磁带、光盘等。 字节：8位存储单元组成的一个基本存储单元。 字：CPU的字长组成的一个存储单