上海交大ARM培训ARM处理器内核课题.ppt

带Cache的ARM9TDMI ARM9TDMI D Cache I Cache MMU GLUE 外部 存储器 ARM920T 2x 16K caches MMU 支持虚拟地址和内存保护 写缓冲 ARM940T 2x 4K caches MPU 写缓冲 ARM9xxT ARM9E-S 系列概述 ARM9E 基于 ARM9TDMI 内核，有以下扩展和增强： 单周期 32x16 乘法器 EmbeddedICE 逻辑 RT 改进的 ARM/Thumb 交互操作 新的32x16和 16x16 乘法指令 新的计数到零指令 新的饱和算术指令 ARM946E-S ARM9E-S 内核 指令和数据cache, 大小可选择 指令和数据RAM,大小可选择 保护单元 AHB 总线接口 ARM966E-S 与 ARM946E-S相似, 但无 cache。 v5TE架构 ARM926EJ-S 概述 Jazelle状态允许直接执行Java 8位码 ARM926EJ-S ARM9E-S 内核 可配置的cacheTCM TCM(Terminal-to-ComputerMultiplexer终端设备至计算机多路转接器) 内存管理单元 双重 32位 AHB 总线接口 (多层) 小测验 1) Harvard结构带来了哪些优势? 2) ARM9TDMI流水线有几级? 3) 在流水线的哪一个阶段读寄存器? 4) 寄存器 bank由几个读或写端口? 5) 什么条件下会出现互锁? 议程 ARM7TDMI 处理器内核系列 ARM9TDMI 处理器内核系列 ARM10E处理器内核系列 其他处理器 ARM10E 系列概述 ARM1020E v5TE架构 CPI ? 1.3 6 级流水线 静态分支预测 32kB 指令cache和32kB数据cache 支持“Hit under miss” 非阻塞的执行单元 每周期64 位的 LDM / STM操作 EmbeddedICE逻辑 - RT-II 支持新的 VFPv1 结构 ARM1022E 同上，除了cache大小为16kB 对SUDL(single user design license )有效 ARM10 与ARM9的流水线对比 指令 取指 移位+ ALU 寄存器 写 寄存器 读 寄存器 译码 FETCH DECODE EXECUTE MEMORY WRITE ARM9TDMI ARM 或 Thumb指令解码 ARM10 指令地址 生成 移位+ ALU 数据 Cache 接口 寄存器 写 FETCH DECODE EXECUTE MEMORY WRITE 寄存器 读 + 结果 前向迁移 + 记分板 乘法 乘 加 协处理器 数据接口 分支 预测 指令 取指 ISSUE 寄存器 访问 数据+ 分支地址 生成 ARM 或 Thumb指令解码 协处理器 指令发出 ARM10 整数单元数据通道 寄存器 Bank PSR 乘法器 移位器 ALU B A Imm B A 结果 CLZ 写端口 PC 数据装载 周期 Operation LDR A ? B ? C ADD A ? B 1 2 3 4 5 6 7 MUL A F - Fetch I - Issue D - Decode E - Execute M – Memory Wb - Writeback Wl - Write to register using load port 顺序代码的执行 开始于64位的对齐地址 Address 0x07334 0x0732C 0x07330 SUB B ? C 0x07328 ADD A ? C 0x07324 ADD B 0x07320 Fetch to Buffer 8 9 M Wl D Wb D D Wb D Wb F D Wb D E E E E E E F F F F F I I I I I I ARM1026EJ-S 概述 Jazelle状态允许直接执行Java 8位码 ARM1026EJ-S ARM10EJ-S 内核 可配置的cache和 TCM 支持MMU 和MPU 两个 64位 AHB 总线接口 (多层) 议程 ARM7TDMI 处理器内核系列 ARM9TDMI 处理器内核系列 ARM10E处理器内核系列 其他处理器 Intel? StrongARM 概述 ARM V4 架构 (无Thumb 支持) 5级流水线，降低跳转损耗-st