时序逻辑电路的设计讲解.ppt

下载文档 降价啦

127
0
约 111页
2017-01-29 发布于湖北
举报
版权申诉
保障服务

时序逻辑电路的设计讲解.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

时序逻辑电路的设计讲解

* 同步计数器（3）同步二进制加计数器（Rd=1,LD=1时） 0 1 1 1 1 1 1 1 1 1 * 同步计数器（4）保持功能（ Rd=1,LD=1时，EP ET=0时）进位输出 0 0 0 0 0 * 2. 74161的逻辑符号 3. 74161的功能表 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 CP EP ET CO LD Rd 同步计数器 L L L L d0 d1 d2 d3 计数保持保持 L × × × × × × × × H L × × ↑ d0 d1 d2 d3 H H H H ↑ × × × × H H L × × × × × × H H × L × × × × × Rd LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 * 4. 应用 × × × × 1 CP 同步计数器（1）实现同步二进制加计数 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 CP EP ET CO LD Rd 1 1 1 L L L L A B C D 计数保持保持 L × × × × × × × × H L × × ↑ A B C D H H H H ↑ × × × × H H L × × × × × × H H × L × × × × × Rd LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 计数 0000 0001 0100 0011 0010 1010 1001 1000 0111 0110 0101 1111 1110 1101 1100 1011 Q3Q2Q1Q0 * （2）由中规模集成计数器构成N 进制计数器 ◆ 同步置数法 ◆ 反馈清零法 N进制计数器 * 例1 采用“反馈清零法”实现同步10进制加计数 0001 0100 0011 0010 1001 1000 0111 0110 0101 0000 N进制计数器 1 0 0 1 0 0 0 0 × × × × Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP CP 1 出现一瞬间 * 1010 0001 0100 0011 0010 1001 1000 0111 0110 0101 0000 N进制计数器 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 × × × × CP 0 1 0 1 0 0 0 0 0 1 * 波形图： Q3 Q2 Q0 Q1 CP N进制计数器 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 * 例2 采用“同步置数法”，用74161构成十进制加计数器 N进制计数器 0000 0001 0100 0011 0010 1001 1000 0111 0110 0101 1101 1100 1011 1010 1111 1110 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 0 0 0 0 1 0 0 1 0 0 0 0 0 思考：校验一下能否自启动 * 1.确定计数器的状态转换图； N进制计数器构成N进制计数器步骤： 2.根据计数器的初态确定并行数据输入端的连接； 3.根据计数器的终态确定与非门输入端的连接。 * 另一种接法： 0111 0110 1111 1110 1101 1000 1001 1010 1011 1100 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 1 0