实验五计数器的设计..docxVIP

实验五 计数器的设计刘予验目的使用JK触发器设计4位计数器；区分同步计数器和异步计数器的不同原理。如果有可能，分析两者不同的竞争和冒险的原因；学会添加一些门电路，让普通的计数器改造成部分计数的电路；用触发器，设计194芯片（只在?protues做原理图）实验仪器数电实验箱 万用表 示波器 74LS73 74LS00 74LS08 74LS20三、实验原理2．集成J-K触发器74LS73⑴ 符号： 图1 J-K触发器符号⑵ 功能：表1 J-K触发器功能表CPJK功能↓↓0000保持0011↓↓0100清零0110↓↓1001置位1011↓↓1101翻转1110⑶ 状态转换图： 图2 J-K触发器状态转换图 特性方程：实验内容实验说明：74LS73触发器的时钟接口是在下降沿发生状态的改变。设计一个16进制异步计数器用前一个触发器，即较低位的输出接入下一个，即较高位的时钟输入，实现“频率二分”。如下图为原理图。这是实验过程中的波形图，从上到下对应二进制的较低位到较高位，从Ａ到Ｂ点对应数字：００００、０００１、００１０、００１１、０１００、０１０１、０１１１、１０００、１００１、１０１０、１０１１、１１００、１１０１、１１１０、１１１１。然而图中有一些毛刺，经过放大，图片和毛刺产生原因的分析如下：D0~D3是D8~D11的格雷码：D8和D9的异或产生D0，D9和D10的异或产生D1，D10和D11的异或产生D2，而D11等于D3，进过把毛刺放大，发现：毛刺边缘近似的和下方的BCD的波形图的对应的异或输入波段边缘对其。因为计数器的JK触发器是从左网右一步一步传递的有时间延迟，所以造成了BCD边沿电位相同，对格雷码产生短时间的低电位，即为毛刺。设计一个16进制同步步计数器由于JK触发器的输入和输出中间有ＧＡＰ，利用时间极短的ＧＡＰ，让上一个，即较低位的触发器的输出状态来作为后一个，即较高为触发器的输入，当前触发器的所有较低位的触发器输出全部为１的时候，其输出状态才会改变。以下是原理图这是实验过程中的波形图，从上到下对应二进制的较低位到较高位，从Ａ到Ｂ点对应数字：００００、０００１、００１０、００１１、０１００、０１０１、０１１１、１０００、１００１、１０１０、１０１１、１１００、１１０１、１１１０、１１１１。然而图中有一些毛刺，经过放大，图片和毛刺产生原因的分析如下：这几幅的毛刺要么看似和BCD的输入无关，因为在毛刺出现的时段，BCD的4位输出的电位都没有变化，按道理是不该有毛刺的。经过和同学讨论，得出在极短时间内，示波器的扫描也是有一定的延迟，到时图中的毛刺这个毛刺是因为JK触发器的延迟，经过异或门产生的3、设计特殊的12进制同步计数器所谓最后的状态１０１０，要跳转到０００１，需要将第１位和第３位toggle,第４位不用管，因为随着时钟的进行，它自然会跳转到1．以下是原理图这是实验过程中的波形图，从上到下对应二进制的较低位到较高位，从Ａ到Ｂ点对应数字：、０００１、００１０、００１１、０１００、０１０１、０１１１、１０００、１００１、１０１０、1011、1100在上一个实验的基础上，添加一些门电路，使12进制计数可以正序，也可以逆序. 当UP=1时，前面所有的JK触发器的输出状态都是高电位的时候，当前的JK输出状态才改变；当up=0时，如果前面的所有的JK触发器的输出状态都是低电位的时候，当前的JK输出状态才改变。由此，可以得到以下表达式，如下： 根据表达式设计原理图：由于门的数量太多，所以决定只做逆序计数的，以下是倒序的波形图：从上到下对应二进制的较低位到较高位，从Ａ到Ｂ点对应数字：1100、1011、１０１０、1001、1000、0111、0101、0100、0011、0010、0015、模拟194的功能，用JK触发器设计芯片194芯片的功能如下：根据上述表格，原理图如下：原理图设计的说明：如下图，A区是功能表格中S1和S2的功能选择和译码，当S1=S0=1时，C区的与门开启，而D区的与门的输出总是0，实现并行送数；当S1=1，S0=0时，D区的1、3、5、7的与门打开，而D区和C区的其它与门的与门输出全部是0，实现数据左移；同理，当S1=1，S0=1，只有D区的2、4、6、8的与门开启，实现数据的右移。B区是左移或者右移的数据补充；而E区整合了以上三个功能的输出，并通过；当S1=S0=0，E区没有新的数据传输，实现了数据的保持。当然，以上功能只有在原理图里时钟下方的开关控制的清零端口~CR=1时才行，如果是0，JK的输出都是0。即为清零。由于所需的门比较多，就不能在实验箱上面进行。所以我选择了数据右移的功能进行实验，波形图如下：其中，我用197构建一个16进制计数器，（1）当把Q0接入左补充数据端