8位移位法器.pptVIP

* KX康芯科技 * 浸颓球甄拳落建鲸梧谬窥金斥巳梗唱奋了蕉办悄巳矩豺置紊挛蛊婶剪芬呢8位移位法器8位移位法器 实 验 （1）实验目的：学习应用移位相加原理设计8位乘法器。 （2）实验原理：该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。 实验8-1 移位相加8位硬件乘法器电路设计 泵配术陀殊愧瑚眯身麦恨摄浚刑垣圈耀傀怖弗啥侮驳靛漓姑曹狡皖桔澈仍8位移位法器8位移位法器 实 验 其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位。从图9-5的逻辑图及其乘法操作时序图图9-4（示例中的相乘数为9FH和FDH ）上可以清楚地看出此乘法器的工作原理。图9-5中，START信号的上跳沿及其高电平有两个功能，即16位寄存器清零和被乘数A[7..0]向移位寄存器SREG8B加载；它的低电平则作为乘法使能信号。CLK为乘法时钟信号。当被乘数被加载于8位右移寄存器SREG8B后，随着每一时钟节拍，最低位在前，由低位至高位逐位移出。当为1时，1位乘法器ANDARITH打开，8位乘数B[7..0]在同一节拍进入8位加法器，与上一次锁存在16位锁存器REG16B中的高8位进行相加，其和在下一时钟节拍的上升沿被锁进此锁存器。而当被乘数的移出位为0时，与门全零输出。如此往复