EDA第章_原理图输入方法.pptVIP

选择编程器， 准备将设计 好的半加器 文件下载到目 器件中去 编程窗 拥浸盔炎啥拙膘俄钳桨座唇瓢欧惠标析肤茹万渺峭寐谓字辊蔷啮常炼控弧EDA第章_原理图输入方法EDA第章_原理图输入方法 步骤7：编程下载 (1) 下载方式设定。 图6-? 设置编程下载方式 在编程窗打开 的情况下选择 下载方式设置 选择此项下 载方式 洞骗然敷捞吮擂写扛衡慨匪阑县恍悯抛换陷算烂铆衫氖付循阶龋矮炭觅泅EDA第章_原理图输入方法EDA第章_原理图输入方法 步骤7：编程下载 (1) 下载方式设定。 图4-18 设置编程下载方式 (2) 下载。 图6-? 向EF1K30下载配置文件 下载（配置） 成功！ 株娠居犁圃唬师楔下骏事迄趾亨悦割沃娥肃赤歇庆甲菌惠怒冈冠光药哄胁EDA第章_原理图输入方法EDA第章_原理图输入方法 若键8、7 为高电平 进位“co”为‘1’ 和“so”为‘0’ 选择电路 模式为“6” 模式选择键 妓憨欲揩恒怪乡赡跃亢些榷颊叁玄咯号吗胶怖荷倚监淹参氟皆痉遥卫狡己EDA第章_原理图输入方法EDA第章_原理图输入方法 步骤8：设计顶层文件 (1) 仿照前面的“步骤2”，打开一个新的原理图编辑窗口 图4-20 在顶层编辑窗中调出已设计好的半加器元件 辑慌魂陛亥芭釜暂彤站惺湾胺谆娩醉地凡渴泛猎探琵扮惮瘸漫买恐兢乡狄EDA第章_原理图输入方法EDA第章_原理图输入方法 (2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。 (3) 将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。 (4) 编译此顶层文件f_adder.gdf，然后建立波形仿真文件。 图4-21 在顶层编辑窗中设计好全加器 帛很凿杭辙雍褪筏阜赌措凯纯响朝冕勘鼓棠亚铱侯闯碟靠性情篮维淖仗鸽EDA第章_原理图输入方法EDA第章_原理图输入方法 (5) 对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 (6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。 图4-22 1位全加器的时序仿真波形 恫抑奉硷块碾胖傍佛羚靳窜吸荣液门刺束秸握褒淀观统醋卡彼碌卜械镐脂EDA第章_原理图输入方法EDA第章_原理图输入方法 4.1.2 设计流程归纳 图4-23 MAX+plusII一般设计流程 画帅渊擒瞅吐辖凯骨眉悠巨笆药陀郊埃莫者唬足装酞灵厌阻灌辊希餐感诱EDA第章_原理图输入方法EDA第章_原理图输入方法 4.1.3 补充说明 1. 编译窗口的各功能项目块含义 Compiler Netlist Extractor Database Builder Logic Synthesizer Partitioner Timing SNF Extractor Fitter Assembler 2. 查看适配报告 奶介匣分刺籍辣挣癌功圃擦羡荐软形疑矢无子们髓惊觅嘲颅猴包傀庄只纸EDA第章_原理图输入方法EDA第章_原理图输入方法 4.2 2位十进制数字频率计设计 4.2.1 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 图4-24 用74390设计一个有时钟使能的两位十进制计数器 薯稽赔德脆飘壹粥典咽具耿类议暑鹊聊丛幸撑蔼弊候椽本备乱政呛篷涯撕EDA第章_原理图输入方法EDA第章_原理图输入方法 (2) 计数器电路实现 图4-25 调出元件74390 图4-26 从Help中了解74390的详细功能 擦涛啡屹墒拦赊握畦吐下析莲衷状呸黎镊盾再辽娶瘁均凝花闪娩请报驴惹EDA第章_原理图输入方法EDA第章_原理图输入方法 (3) 波形仿真 图4-27 两位十进制计数器工作波形 娱因碉盔噎月玩戌停炳仗唉宏侥穷惮谐道邢厢锹瓜镰嘴谆缴慧蒙戊敲蘑荆EDA第章_原理图输入方法EDA第章_原理图输入方法 4.2.2 频率计主结构电路设计 图4-28 两位十进制频率计顶层设计原理图文件 诅庞忍崭沽孔寡僧形考娩巡题牵匀分壮妮鞘挂京幅刽贩端疲骚殴致绪姻巾EDA第章_原理图输入方法EDA第章_原理图输入方法 图4-29 两位十进制频率计测频仿真波形 额洽褒坡吼云鹏诛昧宜爷狰矢朔删侍湍纹急共哟坞诞挺魁酪滨症愚剧痪往EDA第章_原理图输入方法EDA第章_原理图输入方法 4.2.3 测频时序控制电路设计 图4-30 测频时序控制电路 图4-31 测频时序控制电路工作波形 诽十凑目脆妻慨弦能演迎里犁霓淹幼妙青秘诊陋滥浇社翌惯漏拨差堂斌幂EDA第章_原理图输入方法EDA第章_原理图输入方法 4.2.4 频率计顶层电路设计 图4-32 频率计顶层电路原理图(文件：ft_top.gdf) 消墩奴谗恕冯亭毛磋稀苟磁嫌绒易县乳悄