电工电子综合试验-----多功能数字计时器.docVIP

电工电子综合试验（） 实验报告 ——多功能数字计时器 院系： 专业： 姓名： 学号： 目录 一、实验目的 ……………………………………………………………………………………3 二、设计内容简介 ……………………………………………………………………………3 三、设计原理 3.1整体设计原理 ………………………………………………………………………3 3.2秒信号发生器计时电路 …………………………………………………………4 3.3清零电路 ………………………………………………………………………………5 3.4校分电路 ………………………………………………………………………………5 3.5报时电路 ………………………………………………………………………………6 3.6计时电路 ………………………………………………………………………………7 四 、遇到的问题与解决方法 4.1调试………………………………………………………………………………………8 4.2实验感想………………………………………………………………………………9 4.3问题与方法 …………………………………………………………………………10 附录 5.1参考文献………………………………………………………………………………10 5.2电路总图………………………………………………………………………………10 5.3元件清单………………………………………………………………………………11 5.4芯片引脚图及功能表……………………………………………………………12 一、实验目的 1、掌握常见集成电路的工作原理和使用方法，学会单元电路的设计方法。 2、锻炼学生的分析问题解决问题的能力以及设计电路和动手组装电路的能力。 二、设计内容简介 1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲信号； 2、设计计时电路，完成 0分00秒—9分59秒计时功能； 3、设计报时电路，使数字计时器从9分53 秒开始报时，每隔两秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）； 4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分； 5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零； 6、系统级联调试，将以上电路进行级联完成计时器的所有功能。 三、设计原理 3.1 整体设计原理 数字计时器是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间与所需要的起点可能会不相同，所以需要在电路上加一个校分电路，以便将分时刻跳到想要的时刻（这也是为什么校分电路先于蜂鸣电路的原因，这样做节省了很多时间）。为了使标准的1Hz时间信号准确并且稳定，实验中我们使用了石英晶体振荡器构成脉冲发生电路。为了使电路更加简单，实验中我们使用了一片CD4518的集成块对计时器的秒的个位和分的十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数，当低位计数器计满10时向高位产生一个脉冲信号，触发高位计数器计数。由于所使用的计数器都有异步清零端，故可通过简单的电路就可以使电路具有开机清零功能和随时清零功能。 图 1整体设计原理图 3.2 秒信号发生器 秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz，2 KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。 所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10 PF电容、4060、74LS74。 原理图： 图 2秒信号发生器原理图 3.3 清零电路 该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能 （异步清零）。 所用器件：CC4069、10KΩ