vhdl课程设计简单处理器的设计与仿真 本科毕业设计.docVIP

前言 1 1、设计任务 2 2、设计说明 3 2.1 处理器原理图及其组成 3 2.2数据传输及加减法的实现 3 2.3处理器所支持的指令及功能说明、指令的编码规则 4 2.4指令执行的时序控制 4 3.处理器指令实现的功能及其具体描述 6 3.1 mv Rx,Ry 6 3.2 mvi Rx,#D 7 3.3 add Rx,Ry和sub Rx,Ry 8 4单元模块设计说明、VHDL代码及其仿真 10 4.1寄存器RX 10 4.2 寄存器A 11 4.3 加/减法器addsub 12 4.4 寄存器G 13 4.5 指令寄存器IR 14 4.6 计数器upcount 15 4.7 复用器multi 16 4.8 控制单元control 18 4.9 控制指令输入转换模块 26 4.10 16*16点阵显示控制模块 27 5 处理器各个模块的连接及处理器功能仿真 29 5.1处理器各个模块的连接 29 5.2处理器功能仿真 29 5.2.1立即数赋给寄存器R0 29 5.2.2立即数赋给寄存器R1 29 5.2.3 寄存器R0的值赋给寄存器R2 29 5.2.4 寄存器R1的值赋给寄存器R3 29 5.2.5立即数赋给寄存器R4 29 5.2.6 寄存器R0加上R4赋给R0 30 5.2.7 寄存器R1加上R4赋给R1 30 5.2.6 寄存器R0加上R4赋给R0 30 5.2