VHDL描述风格培训教程文件.pptVIP

VHDL的描述方式 掌握结构体三种不同的描述风格： 结构体对基本设计单元的输入输出关系可以有三种描述方式： 三种不同的描述风格： 行为描述、数据流描述、结构描述 三种描述风格三从不同角度对硬件系统进行描述，各自具有什么特点。 数据流描述 数据流描述也叫RTL的描述方式，采用寄存器硬件一一对应的直接描述，或者采用寄存器之间的功能描述。 RTL描述方式建立在并行信号赋值语句描述的基础上，描述数据流的运动路径、运动方向和运动结果。 RTL描述方式是真正可以进行逻辑综合的描述方式。 RTL描述方式既可描述时序电路，又可描述组合电路。 一位全加器的数据流描述。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY ADDER1B IS PORT(A，B，C_IN：IN BIT； SUM，C_OUT：OUT BIT)； END ADDER1B ； ARCHITECTURE ART OF ADDER1B IS SUM= A XOR B XOR C_IN； C_OUT=(A AND B)OR (A AND C_IN) OR (B AND C_IN)； END ART； 结构级描述方式 结构描述方式是描述该设计单元的硬件结构，即该硬件是如何构成的。 在多层次的设计中，常采用结构描述方式在高层次的