全加器及二选一数据选择器设计专用课件.pptVIP

GEXIN EDAPRO/240H 超级万能实验仪 实验1：全加器及二选一数据选择器设计 一、实验前准备 本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。 二、实验目的 熟悉MAX+plusⅡ的基本操作； 掌握MAX+plusⅡ环境下的设计输入方法； 熟悉相关的元件库以及功能模块的应用。 三、实验原理 1）半加器图形设计文件输入（后缀为.gdf）→保存→建立设计项目→编译→创建默认符号； 2）顶层文件设计： 全加器图形设计文件输入→保存→建立设计项目→编译→引脚分配及锁定→功能仿真→时序分析； 四、实验内容 把全加器的输入接到拨码开关，输出端接2个LED灯，通过拨码开关改变输入的逻辑电平变化来观察LED输出情况，验证全加器的工作状态 使用操作： 使用按键F12来选择输入信号到输出，通过指示灯或蜂鸣器观察实验结果 * H_adder （1）通过1位二进制全加器的设计，熟悉图形输入设计流程。 F_adder （2）实验步骤 H_adder F_adder 引脚对应情况 实验板位置 多路选择器信号 通用目标器件引脚名 目标器件EP1K30TC144引脚号 1、数字开关SW9： ain I/O 85 2、数字开关SW10 bin I/O 86 3、数字开关SW11 cin I/O 87 4、信号指示灯 L9 I/O 88 5、信号指示灯 L10 I/O 89 （2）通过完成2选1多路选择器的VHDL设计 ，熟悉使用VHDL语言在Max+Plus II环境下设计简单的数字逻辑电路 输入设计流程。 引脚对应情况 实验板位置 多路选择器信号 通用目标器件引脚名 目标器件EP1K30TC144引脚号 1、数字键F12： s I/O 85 2、超低频组时钟信号23 a I/O 86 3、超低频组时钟信号 H5 b I/O 87 4、蜂鸣器 (或彩灯 ) y I/O 38( 88) *