专用集成电路设计基础总复习.ppt

微电子系统设计 ASIC设计方法 (4)积木块方法(Building Block)： 积木块方法与标准单元法设计思路和步骤基本相同，主要区别在于对“单元”要求的不同。积木快方法中采用的单元不要求等高，每个单元都可以在没有人为限制条件下根据电路特性要求，单独进行版图设计，获得最佳的性能。因此这种单元又称为“一般单元” (General Cell)。 显然，这种版图设计方法与通常的PCB设计非常类似。 采用积木块方法时，可以采用手工设计、半自动设计或自动设计。由于单元不规则，因此没有统一的布线通道，端口位置也不规则，实现自动布局布线的难度较大。 微电子系统设计 ASIC设计方法 (5) 门阵列设计方法 (a) 门阵列的结构：门阵列是由完全相同的门单元组成的。每个门单元内包括的是一些未完全相连的元器件。但是通过不同的连接关系，可以使不同单元起不同的逻辑门功能。根据电路结构，将不同逻辑门之间连接起来就实现电路要求。 (b) 设计方法：实际上微电路生产厂家预先已在芯片上生成了由若干门组成的阵列(一般为几十万门)，即完成了除连线以外的所有的芯片加工工艺，这种芯片称为母片。设计时只需针对电路结构，设计与引线孔和互连线相关的版图，用于对半成品芯片进行最后加工，得到要求的ASIC产品。 门阵列版图设计方法示意图(只需要设计引线孔和互连线层次版图) 门阵列版图设计方法示意图(只需要设计引线孔和互连线层次版图) 微电子系统设计 ASIC设计方法 (5) 门阵列设计方法 (c) 设计特点：显然，从设计到得到最终产品所需的周期大大缩短，减少了设计和加工成本。但是，门阵列中的“门”利用率一般很低，芯片面积较大，只适用于批量不大的ASIC设计。 说明：对于只作为试验用的ASIC，要求的数量很少，可以采用“FPGA” (Field-Programmable Gate Array)设计方法。FPGA是一种已封装好的“门阵列”半成品 (通常包括若干种基本“门”单元)，根据电路连接网表，控制其中的连接关系，就可以得到所需的ASIC产品。显然，这是一种很特殊的ASIC设计方法－不需要设计“版图”。 可编程I/O单元 可编程基本逻辑单元 可编程互连线 FPGA和Complex PLD设计示意图 说明：不需要设计版图图形，根据连接网表控制各种“可编程”， 直接得到ASIC成品。 考试取得好成绩 求职应注意的礼仪 求职时最礼貌的修饰是淡妆 面试时最关键的神情是郑重 无论站还是坐，不能摇动和抖动 对话时目光不能游弋不定 要控制小动作 不要为掩饰紧张情绪而散淡 最优雅的礼仪修养是体现自然 以一种修养面对两种结果 必须首先学会面对的一种结果----被拒绝 仍然感谢这次机会，因为被拒绝是面试后的两种结果之一。 被拒绝是招聘单位对我们综合考虑的结果，因为我们最关心的是自己什么地方与用人要求不一致，而不仅仅是面试中的表现。 不要欺骗自己，说“我本来就不想去”等等。 认真考虑是否有必要再做努力。 必须学会欣然面对的一种结果----被接纳 以具体的形式感谢招聘单位的接纳，如邮件、短信 考虑怎样使自己的知识能力更适应工作需要 把走进工作岗位当作职业生涯的重要的第一步，认真思考如何为以后的发展开好头。 Thank you * 双极IC版图设计步骤 1电路设计——电路模拟——2对单个元 器件的要求——3单个元器件版图设计 （设计规则）划分隔离岛——4版图布 局布线——5版图验证 2阶段：单个元器件版图设计 一 电阻 1 根据阻值大小选择采用的掺杂层次，确定方块电阻。 2 确定电阻的长宽比。 3 电阻条的宽度的确定。 特点：可利用不同区的不同方块电阻 设计要求的电阻；精度差（20-50％） ，采用激光修正或金属膜电阻来实现； 配对性好1％ 2阶段：单个元器件版图设计 二 电容 1 根据要求选择采用的电容结构。 2 确定电容面积。 对MOS电容，确定氧化层上方的金属面积 对PN结电容，确定PN结的版图面积。 注意：版图面积只对应底部PN结面积，还应考虑侧墙，包括横向扩散影响的结电容。 2阶段：单个元器件版图设计 三 晶体管 1双极晶体管的寄生参数 2阶段：单个元器件版图设计 ?设计规则 (b) 设计规则：根据IC工艺水平，给版图设计中各种几何图形尺寸提出的必需遵循的规定，一般用套刻尺寸、允许的最小条宽、间距、引线孔尺寸等表示(显然，其单位应该是尺寸单位)。每一条IC生产线都有与其工艺水平对应的一套设计规则要求。