4时序逻辑电路习题解答.docVIP

自我测验题 1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。 A．SR=0 B．SR=1 C．S+R=0 D．S+R=1 图T4.1 图T4.2 2．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其应为 。 A．=00 B．=01 C．=10 D．=11 3．SR锁存器电路如图T4.3所示，已知X、Y波形，判断Q的波形应为A、B、C、D中的 B 。假定锁存器的初始状态为0。 （a） (b) 图T4.3 4．有一T触发器，在T=1时，加上时钟脉冲，则触发器 。 A．保持原态 B．置0 C．置1 D．翻转 5．假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。 A．J=×，K=0 B．J=0，K=× C．J=1，K=× D．J=K=1 6．电路如图T4.6所示。实现的电路是 。 A． B． C． D． 图T4.6 7．电路如图T4.7所示。实现的电路是 。 A． B． C． D． 图T4.7 8．电路如图T4.8所示。输出端Q所得波形的频率为CP信号二分频的电路为 。 A． B． C． D． 图T4.8 9．将D触发器改造成T触发器，如图T4.9所示电路中的虚线框内应是 。 图T4.9 A．或非门 B．与非门 C．异或门 D．同或门 10．触发器异步输入端的作用是 。 A．清0 B．置1 C．接收时钟脉冲 D．清0或置1 11．米里型时序逻辑电路的输出是 。 A．只与输入有关 B．只与电路当前状态有关 C．与输入和电路当前状态均有关 D．与输入和电路当前状态均无关 12．摩尔型时序逻辑电路的输出是 。 A．只与输入有关 B．只与电路当前状态有关 C．与输入和电路当前状态均有关 D．与输入和电路当前状态均无关 13．用n只触发器组成计数器，其最大计数模为 。 A．n B．2n C．n2 D．2 n 14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为 ： A．01011 B．01100 C．01010 D．00111 15．图T4.15所示为某计数器的时序图，由此可判定该计数器为 。 A．十进制计数器 B．九进制计数器 C．四进制计数器 D．八进制计数器 图T4.15 16．电路如图T4.16所示，假设电路中各触发器的当前状态Q2 Q1 Q0为100，请问在时钟作用下，触发器下一状态Q2 Q1 Q0为 。 图T4.16 A．101 B． 100 C． 011 D． 000 17．电路图T4.17所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。 图T4.17 A． 101 B．010 C．110 D．111 18．电路如图T4.18所示， 74LS191具有异步置数的逻辑功能的加减计数器，其功能表如表T4.18所示。已知电路的当前状态Q3 Q2 Q1 Q0为1100，请问在时钟作用下，电路的下一状态Q3 Q2 Q1 Q0为 。 图T4.18 A． 1100 B． 1011 C． 1101 D． 0000 表T4.18 74LS191功能表 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × d0 d1 d2 d3 d0 d1 d2 d3 1 0 0 ↑ × × × × 加 法 计 数 1 0 1 ↑ × × × × 减 法 计 数 1 1 × × × × ×