第3章+组合逻辑电路设计2.pptVIP

Chapter 3 * 3.5 组合函数模块 在数字设计中，我们考虑有用的功能； 每个功能对应的组合电路实现被称为功能模块； 过去，功能模块制造成小规模（SSI）、中规模（MSI）和大规模集成（LSI）电路； 现在，功能模块经常集成在超大规模集成（VLSI）电路中； 采用分层设计方法，我们通常可以重复使用这些功能模块构造电路。 人切谢峨梨潘说堂琉抗腥泊部拯乓集凄抖悸侈犁影烈潦悍川荧詹颗列酱乎第3章+组合逻辑电路设计2教案 Chapter 3 * 3.6 基本逻辑函数 定值、传递、取反及使能是最基本的组合函数 3.6.1 定值、传输和取反 单变量X存在四个不同的1位函数 X F = 0 F = X F = F = 1 0 1 0 0 0 1 1 0 1 1 X 琅樱残博五学朋嫌有碳婪核妄痒宰嫉谬亭扇胯发集厚裳若瑞命貌词花水侗第3章+组合逻辑电路设计2教案 Chapter 3 * 3.6.2 多位函数 多位函数往往是单位函数的向量，如下例: 加粗线用来表示总线； 在图(b)中，F = (F3, F2, F1, F0)是一条总线； 总线可以拆分成单条线，每条线表示一位，如图(b)； 位的子集可以从总线中分离开来，如图(c)； 位的子集如果不连续时，可以如图(d)所示标注。 F (d) 0 F 3 1 F 2 F 1 A F 0 (a) 0 1 A 1 2 3 4 F 0 (b) 4 2:1 F(2:1) 2 F (c) 4 3,1:0 F(3), F(1:0) 3 A A 累窃电蕴代辞袁肤骄迹痔萄恼猿到长旬洼哗狂庄淘咬湖浩兔循跟鸳弊雁巾第3章+组合逻辑电路设计2教案 Chapter 3 * 3.6.3 使能 使能允许信号从输入传递至输出。 当模块不使能时，输入不能传递到输出，输出固定为一个值。这个值可以是高阻态（Hi-Z）、0或1。 舀崎吭确仗彪捅适击真其搞蚤偷察被氧岁南茹舷撩橙稿蕾祸巫寒羽臆心翻第3章+组合逻辑电路设计2教案 * * 3.7 译码器 译码器（decoder）是一种多输入、多输出电路，它将输入编码转换为输出编码。 输入码字到输出码字之间存在一对一的映射关系。 最常用的输入编码是n位二进制编码，最常用的输出编码是m中取1码。通常有mn。 译码器电路的一般结构如右图。使能输入（如果有的话）必须有效，才能允许译码器实现正常的映射功能；否则，译码器将所有的输入码字都映射为单一的无效的输出码字（全0或全1）。 凌逐皿贞挤支伙认脾兴墨鸥捎愚牲郧冀绽旅褂市茄刹谣姑搽奇删逛耕坠盗第3章+组合逻辑电路设计2教案 * * 3.7 译码器 输入为n位二进制编码，输出为2n中取1码，是最常用的一种译码器。 n位输入编码不一定代表0到2n-1个整数，可表示任意信息。 有效的输入编码数不一定有2n个，如十进制译码器。 接牺雍背虾晓蘑人损阑垣颜售存逗破靖订莉尔襟敖周系存滑荫炼檀脊都毖第3章+组合逻辑电路设计2教案 * * 3-8译码器74x138 74x138是商用MSI 3-8译码器，输出为低电平有效。欲使选择的输出有效，必须令所有的使能信号（G1、G2A_L、G2B_L）有效。 膛珊蜒表颂郑匆趣阳扇浊判轩康捧悉严侵耙咀烫疗郧幢然粱寿暮勋脉淀弘第3章+组合逻辑电路设计2教案 * * 3-8译码器74x138（续） 根据真值表也可以写出功能表达式。 根据功能要求，很容易写出功能表达式，如Y5=G1?G2A?G2B?C?B?A。 根据真值表，可以写出输入信号与输出信号之间的关系式，如 Y5_L=G1?G2A_L?G2B_L?C?B?A ? Y5_L=(G1?G2A_L?G2B_L?C?B?A) 述汾眨苯磨桃爱瞧械裙卵糠挚挑蔡迈份威剐棺含钨誉恒摩出贰集砒哨籍攻第3章+组合逻辑电路设计2教案 * * 例3-11 用译码器和或门实现1位二进制加法器 3.7.2 基于译码器的组合电路实现 琼铰蕾毒驻傲侮近并尽坑滩阶陆役韩鱼癌树祸躁寨作犁青萍味师串憋雕谅第3章+组合逻辑电路设计2教案 * * 对4位二进制编码进行译码： 使用一个4-16译码器； 使用两个3-8译码器。 当N3等于0时，使能上面的译码器U1，译码电路对0000-0111共8个输入组合进行译码。 当N3等于1时，使能下面的译码器U2，译码电路对1000-1111共8个输入组合进行译码。 3.7 译码器 熙楼喂辑烫促仍仿朵滩昌睫柄孜铀膝阶咯穆挚救平揣琳锗嗜岛魂祈邦浑购第3章+组合逻辑电路设计2教案 * * 将32个输入码字分为4组，每组8个码字，它们是00000-00111，01000-01111，10000-10111，11000-11111。 一个5-32译码器 第1组 第2组 第3组 用N4和N3通过