verilog处理器设计.docVIP

实验练习 9 图1展示了一个数字系统，它包含了一16位的寄存器，一个多路转换器，一个加法器/减法器单元，一个计数器和一个控制单元。数据是通过16位的DIN输入口输入到系统中的。此数据可以通过16位宽的多路转换器被加载到各种寄存器如R0，……R7和A中。多路转换器还可以将数据从一个寄存器中转移到另一个寄存器中。在图中，多路转换器的输出线被称为总线，因为这个术语通常用于布线，使数据可以在一个系统中从一个位置传送到另一个。【通过使用多路转换器，可以首先将一个16位的数据放在总线上，并把这个数据加载到寄 存器A中进行加法或减法的运算。这样做好之后，第二个16位的数据也被放置在总线上，加法器/减法器单元就可以执行所要求的操作，并把结果保存在寄存器G中。】（第一个操作数经总线到达寄存器A中，第二个操作数在总线上，此时加法减法单元进行运算，将结果放置在寄存器G中。） 由控制单元控制下，该系统可以在每个时钟周期内执行不同的操作。当特定的数据被放置在总线上后，由控制单元决定哪一个寄存器来装载这个数据。例如，若控制器断言R0out和Ain的信号，多路复用器将把寄存器R0out中的内容放置到总线上，而这个数据将在下一个有效时钟边沿被送入寄存器A。 表一 在处理器中执行的指令 每条指令都可以用9位IIIXXXYYY的格式编码并存储在IR寄存器中，其中III表示指令，XXX给出了RX寄存器而YYY给出了