网站大量收购独家精品文档,联系QQ:2885784924

第三章逻辑门电路.pptVIP

  1. 1、本文档共68页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第三章逻辑门电路

第三章 逻辑门电路 3.1 晶体管的开关特性 3.2 基本逻辑门电路 3.3 TTL逻辑门 3.4 其他双极型电路 3.5 MOS 逻辑门 3.6 编程逻辑器件 (PLD)简介 P = 0 (低电平) D3 导通 T2 、T4截止 uQ ≤ 1 V T3、D 截止 输出端与上、下均断开 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 可能输出状态: 0、1 或高阻态 Q P — 高阻态 记做 Y = Z 使能端 3. 应用举例: (1) 用做多路开关 Y A1 1 EN 1 EN A2 1 G1 G2 使能端 1 0 禁止 使能 0 1 使能 禁止 (2) 用于信号双向传输 A1 1 EN 1 EN A2 1 G1 G2 0 1 禁止 使能 1 0 使能 禁止 (3) 构成数据总线 EN 1 EN 1 EN 1 … G1 G2 Gn A1 A2 An 数据总线 0 1 1 … 1 0 1 … 1 1 0 … 注意: 任何时刻,只允许一个三态门使能, 其余为高阻态。 3.4 其他双极型电路 3.4.1 ECL电路 射极耦合逻辑,简称ECL,它是非饱和型电路,主要特点是有极高的工作速度,负载能力强功耗很大,抗干扰能力较差。 3.4.2 I2L电路 集成注入逻辑,简称I2L电路,主要特点是集成度很高,功耗较低,工作电源电压低,工作电流低,但输出电压幅度小,工作速度低。 3. 5 MOS 逻辑门 3.5.1 MOS场效应管 1. 结构和特性: (1) N 沟道 栅极 G 漏极 D B 源极 S 3V 4V 5V uGS = 6V iD /mA 4 2 6 4 3 2 1 0 uGS /V iD /mA 4 3 2 1 0 2 4 6 8 10 uDS /V 可 变 电 阻 区 恒流区 UTN iD 开启电压 UTN = 2 V + - uGS + - uDS 衬 底 漏极特性 转移特性 uDS = 6V 截止区   P 沟道增强型 MOS 管 与 N 沟道有对偶关系。 (2) P 沟道 栅极 G 漏极 D B 源极 S iD + - uGS + - uDS 衬 底 iD /mA iD /mA -2 -4 0 -1 -2 -3 -4 0 -10 -8 -6 -4 -2 - 3V - 4V - 5V uGS = - 6V -1 -2 -3 -4 -6 uGS /V uDS /V 可 变 电 阻 区 恒流区 漏极特性 转移特性 截止区 UTP uDS = - 6V 开启电压 UTP = - 2 V 参考方向 3. MOS 管的开关特性 (1) N 沟道增强型 MOS 管 +VDD +10V RD 20 k? B G D S uI uO +VDD +10V RD 20 k? G D S uI uO 开启电压 UTN = 2 V iD +VDD +10V RD 20 k? G D S uI uO RON RD (2) P 沟道增强型 MOS 管 -VDD -10V RD 20 k? B G D S uI uO -VDD -10V RD 20 k? G D S uI uO 开启电压 UTP = - 2 V -VDD -10V RD 20 k? G D S uI uO iD 3.5.2 NMOS 逻辑门 MOS管截止 2. MOS 管导通(在可变电阻区) 真值表 0 1 1 0 A Y +VDD +10V RD 20 k? B G D S uI uO 1. + - uGS + - uDS 故 +VDD +10V B1 G1 D1 S1 uA uY TN TP B2 D2 S2 G2 VSS + - uGSN + - uGSP 3.5.3 CMOS 逻辑门 一、 CMOS 非门 1.电路组成及工作原理 A Y 1 0V +10V uA uGSN uGSP TN TP uY 0 V UTN UTP 截止 导通 10 V 10 V UTN UTP 导通 截止 0 V UTN = 2 V UTP = - 2 V +10V RONP uY +VDD 10V S TN TP +10V RONN uY +VDD 0V S TN TP 输入端保护电路: C1、C2 — 栅极等效输入电容 (1) 0 uA VDD + uDF (2) uA VDD + uDF D 导通电压: uDF = 0.5 ~ 0.7 V (3) uA - uDF 二极管导通时,限制了电容两端电压的增加。 保护网络 +VDD uY uA TP D1 C1 C2 RS TN D2

文档评论(0)

sheppha + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:5134022301000003

1亿VIP精品文档

相关文档