第5章存储器2专用课件.pptVIP

一、存储器与CPU之间通过DB、CB 、AB三大总线进行连接： 6264芯片与系统的连接 译码电路 将输入的一组二进制编码变换为一个特定的控制信号，即： 将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。 全地址译码 用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。 全地址译码例 6264芯片的地址范围：F0000H~F1FFFH 111100000……00 ~ 111100011……11 部分地址译码 用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。 下例使用A19、A17等部分高位地址线作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。 部分地址译码例 同一物理存储器占用两组地址： F0000H~F1FFFH B0000H~B1FFFH A18不参与译码 74LS138译码器简介 74LS138逻辑图： 三、存储器系统设计举例： 三、存储器系统设计举例： 三、存储器系统设计举例： 在8088最小模式下32K存储器的连线图如下： 本节结束 * 微型计算机原理及应用 张丹 制作 第5章 存储器系统 5.1 存储器概述 5.2 半导体存储器 5.3 存储器与CPU的连接 位扩展 存储器芯片的基本结构 存储器芯片的外部引脚 # 小 结 存储器的扩展 静态RAM 字扩展 字位扩展 1、数据线的连接：应使存储器与CPU的数据线相匹配 2、控制线的连接：保证产生正确的读写操作，主要的控制线有 读信号RD、写信号WR、存储器 / 输入输出控制信号 M/IO、 地址锁存信号 ALE、数据允许信号 DEN、数据收发信号 DT/R、 高位数据允许信号 BHE ； 最大模式下的信号MEMR（读）、MEMW（写）信号。 3、地址线的连接： ★ 系统地址总线中低位地址与存储芯片的地址相连； ★ 系统地址总线中高位地址线通过适当的译码电路产生片选信号， 根据对存储器地址范围的要求，连接到相应芯片的片选信号端； 实现正确的存储器地址空间分配。 5.3.2 存储器与CPU的连接 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR 译码 电路 高位地址信号 D0~D7 ? ? ? ? ? ? 二、74LS138地址译码器 存储器 芯片 译 码 器 低位地址 高位地址 全部地址 片选信号 A19 A18 A17 A16 A15 A14 A13 ≥1 #CS1 A12 ～ A0 D7 ～ D0 高位地址线全部参加译码 6264 A12-A0 D7-D0 #OE #WE A19 A17 A16 A15 A14 A13 ≥1 到 6264 CS1 Y0# G1 Y1# G2A Y2# G2B Y3# Y4# A Y5# B Y6# C Y7# 片选信号输出 译码允许信号 地址信号 （接到不同的存储体上） 74LS138的真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C) 1 1 1 1 1 1 1 1 X X X 其 他 值 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 0 0 1 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 C B A G1 G2A G2B 1、在8086最下模式下，用二片6116（2K×8位）存储芯片组成2K×16位 的存储器，高位地址线不参与译码。 6116 A 10 ～A 0 OE WE CE D 7 ～D 0 6116 A 10 ～A 0 OE WE CE D 1 5 ～D 8 A 11 ～A 1 RD WR A 0 6116与8086 CPU的连接 A19～A1