计算机操作系统原理.ppt

1 第五章??? 设备管理 教学目的和要求： 使学生了解操作系统处理用户I/O请求的基本过程。要求理解缓冲技术的概念。了解操作系统处理用户I/O请求的基本过程、设备管理程序功能、设备驱动程序、设备分配技术。掌握I/O控制方式、设备分配的数据结构及分配程序、Spooling系统。熟练掌握通道、缓冲、设备独立性的概念、磁盘调度算法。 重点难点： I/O控制方式、设备分配的数据结构及分配程序、Spooling系统、磁盘调度算法。 第一节??? 输入输出系统 I/O设备 设备控制器 I/O通道 总线系统 1、I/O设备 I/O设备的类型 按传输速率分类：低速、中速、高速设备 按信息交换单位分类：块设备、字符设备 按设备的共享属性：独占、共享、虚拟设备 2、设备控制器 一些设备会有机械和电子两部分。电子部分称为设备控制器。它是CPU和设备之间的接口。 3、I/O通道 通道 通道是专门用于处理I/O的处理机，它控制内存和外设直接进行数据交换。 目的：减轻CPU的负担 工作方式：CPU向通道发送I/O命令，通道执行通道程序，完成I/O后向CPU发送中断信号。 通道与一般处理机的不同： 指令类型单一，仅能执行I/O指令。 通道没有自己的内存，通道程序放在主存中。 4、总线系统 系统总线 连接CPU、存储器、I/O设备（接口）等的纽带； 总线的性能评价：时钟频率、带宽、传输速率。 ISA和EISA总线 ISA：1984年，带宽：8位 ? 16位，最高传输速率：2~16Mbps，能连接12台设备。 EISA：1989年，带宽： 32位，最高传输速率：32Mbps，能连接12台设备。 局部总线（Local Bus） 定义：将多媒体卡、高速LAN网卡、高性能图形板等从ISA总线上卸下来，在通过局部总线控制器直接接到CPU总线上，使之与高速CPU总线相匹配。 VESA总线：总线带宽为32位，最高传输速率：132Mbps，能连接2~4台设备，控制器中无缓冲； PCI总线：支持64位系统，最高传输速率：500Mbps，能支持10种外设，有一个复杂的管理层，管理层中配有数据缓冲。 第二节??? 输入输出控制方式 程序I/O方式 中断驱动I/O方式 DMA控制方式 I/O通道控制方式 1、程序I/O方式 忙——等待方式 CPU向控制器发指令，启动I/O设备输入数据时，同时把状态寄存器中的状态标志busy置1； 然后不断地循环测试busy。 如果busy=1，说明I/O设备忙，CPU再进行下一轮检测； 如果busy=0，说明I/O操作结束，CPU执行下一条指令。 2、中断驱动I/O方式 中断驱动I/O过程 启动：由CPU根据进程的I/O请求，向设备控制器发出一条I/O命令；此后CPU继续执行其它进程，即CPU与外设并行工作。 I/O设备完成操作后，由控制器通过控制线向CPU发送一中断信号，由CPU检查I/O操作是否正确，…… 优点——系统效率高： 并行工作、用极少的时间处理中断 缺点：设备与CPU之间的数据交换仍以字（节）为单位。 3、直接存储器访问DMA I/O控制方式 DMA（Direct Memory Access）控制方式的引入 适应一次传送大量数据的应用要求； 尽量减少CPU对高速外设的干预； 该方式的特点： 数据传输的基本单位是数据块。 所传送的数据是从设备直接送入内存，或者相反 仅在传送一个数据块的开始和结束时，才需要CPU干预，整块数据的传送是在控制器的控制下完成的 DMA控制器的组成 命令/状态寄存器CR 内存地址寄存器MAR 数据寄存器DR: 暂存从设备到内存的数据，或反之 数据计数器DC: 存放本次CPU要读或写的字(节)数 DMA工作过程（以磁盘数据读入为例） CPU向磁盘控制器发送:读命令到CR中、内存的目标起址到MAR中、数据字节数到DC中、磁盘中的源地址到控制器的控制逻辑上； 启动DMA控制器进行数据传送。此后，CPU可以执行其它任务； DMA控制器按照命令传送数据：先从磁盘读入一个字节的数据送入DR后，再传送到内存中。 修改并检查DC中的数值：若DC中的值不为0，则继续传送下一个字节；为0，则发出一个中断请求。 4、I/O通道控制方式 I/O通道控制方式的引入 进一步减少CPU对I/O操作的干预； 以多个块为单位进行数据传送； 一次传送多组数据到多个不同的内存区域。 通道程序 通道是通过执行通道程序，并与设备控制器共同实现对I/O设备的控制的。 通道程序由一系列通道指令（通道命令）构成。 第三节??? 缓冲管理 缓冲的引入 单缓冲和双缓冲 循环缓冲 缓冲池 1、缓冲的引入 缓和CPU与I/O设备间速度不匹配的矛盾 减少对CPU的中断频率，放宽对CPU中断响应时间的限制 单缓冲 在