第1章F28x辩析.pptVIP

2812结构原理及应用 第1章F28x概述 F28x系列DSP的特点： F2810和F2812的硬件特性 1.2 F28x DSP CPU控制器的功能结构图 TMS320F2812 扁平四方形封装 176脚PGF F2810 扁平四方形封装 128脚PBK 1.3 F28x系列DSP引脚功能介绍 2. JTAG以及其他信号 3. 模数转换输入信号 1.4 F28x系列DSP存储器映射图 注意 注意 说明 不同存储空间的等待状态 预留的测试脚。必须悬空 | 116 164 E6 ADCBGREFIN 模数转换外部电流偏置电阻(24.9k) O 16 16 F2 ADCRESEXT 模数转换参考电压源输出，1.0V。要求与模拟地之间有一个10uF旁路电容。 O 10 10 E4 ADCREFM 模数转换参考电压源输出，2.0V。要求与模拟地之间有一个10uF旁路电容。 O 11 11 E2 ADCREFP 模数转换输入信号 128引脚PBK 176引脚PGF 179引脚GHH 功能描述 PU/PD 3 I/O/Z2 引脚序列号 引脚名称 模数转换数字1.8 V供电电源 | 114 162 A6 VDD1 模数转换数字地 | 115 163 C6 VSS1 模数转换模拟3.3 V供电电源 | 118 166 A5 VDDA2 模数转换模拟3.3 V供电电源 | 14 14 F4 VDDA1 模数转换模拟地 | 117 165 C5 VSSA2 模数转换模拟地 | 15 15 F3 VSSA1 模拟输入的公共低端 | 127 175 B3 ADCLO 模数转换模拟电源（3.3 V） | 13 13 E1 AVDDREFBG 模数转换模拟地 | 12 12 E3 AVSSREFBG 模数转换输入信号 128引脚PBK 176引脚PGF 179引脚GHH 功能描述 PU/PD 3 I/O/Z2 引脚序列号 引脚名称 110 154 C8 VDD 102 143 B10 VDD 94 128 C14 VDD 82 112 G12 VDD 74 100 K12 VDD 63 － P12 VDD 56 75 P9 VDD 42 56 P5 VDD 29 37 L1 VDD 1.8V内核电源 20 23 H1 VDD 电源信号 128引脚PBK 176引脚PGF 179引脚GHH 功能描述 PU/PD 3 I/O/Z2 引脚序列号 引脚名称 109 153 B8 VSS 103 － C10 VSS － 142 D10 VSS 95 129 B14 VSS 88 120 E14 VSS － 113 G13 VSS － 105 J14 VSS 73 99 K13 VSS 62 86 L11 VSS 59 78 M10 VSS 53 70 P8 VSS － 58 K6 VSS 39 52 P4 VSS 30 38 L2 VSS 26 32 K1 VSS 内核以及数字I/O地 17 19 G4 VSS 电源信号 128引脚PBK 176引脚PGF 179引脚GHH 功能描述 PU/PD 3 I/O/Z2 引脚序列号 引脚名称 GPIO/定时器2输出 PU I/O/Z 77 104 J13 T2PWM_T2CMP(I) GPIOA7 GPIO/定时器1输出 PU I/O/Z 76 102 J11 TIPWM_T1CMP(I) GPIOA6 GPIO/PWM6输出 PU I/O/Z 75 101 K14 PWM6(O) GPIOA5 GPIO/PWM5输出 PU I/O/Z 72 98 K11 PWM5(O) GPIOA4 GPIO/PWM4输出 PU I/O/Z 71 95 L13 PWM4(O) GPIOA3 GPIO/PWM3输出 PU I/O/Z 70 94 L12 PWM3(O) GPIOA2 GPIO/PWM2输出 PU I/O/Z 69 93 M14 PWM2(O) GPIOA1 GPIO/PWM1输出 PU I/O/Z 68 92 M12 PWM1(O) GPIOA0 GPIOA/EVA信号 GPIO/外设模块信号 128引脚PBK 176引脚PGF 179引脚GHH 引脚说明 PU/PD I/O/Z 引脚序号 外设模块信号 GPIO GPIO/比较器3输出 PU I/O/Z 91 124 F10 (I) GPIOA15 GPIO/比较器2输出 PU I/O/Z 90 123 E11 (I) GPIOA14 GPIO/比较器1输出 PU I/O/Z 89 122 E13 (I) GPIOA13 G