实习报告.docVIP

贵州师范大学学生 实习报告 科目： EDA 实 习 专业: 电气工程及其自动化 班级: 2010电气自动化班 姓名: 吴 世 方 学号: 101401010054 EDA 实习报告 实习目的 1.1 实训学习了两周，熟练掌握EDA（电子设计自动化）工具设计模拟电路、数字电路的方法，了解系统设计的全过程； 1.2 掌握MAXPLUSII软件的基本操作及绘制原理图，和进行电路仿真的一般方法。 实习内容 2.1 什么是vhdl？ VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language，诞生于1982年。VHDL主要用于描述数字系统的结构、行为、功能和接口。特别适合于设计的电路有：复杂组合逻辑电路如译码器、编码器、加减法器、多路选择器、地址译码器等、状态机等等。 2.2 V h ld语言的特点 2.2.1 vhld 语言对字母大小写不敏感；例外：‘’、“”所括的字符、字符串; 2.2.2每